数点实验word版可以打印.docxVIP

实验一基本门电路逻辑功能测试1. 74系列芯片的管脚读法堰爨就■ 生搠覆（（，1》::衡揖，1?疥翻侏， wa（（愉）） 实验一基本门电路逻辑功能测试 1. 74系列芯片的管脚读法 堰爨就■ 生搠覆（（，1》::衡揖，1?疥翻侏， wa（（愉））::w %: wiWft 见峨（（—::硼敞 wsb《一I》：：w 心■■: 缅物蟒蟠::为轴检,,输地写收翻■加美 糊!遭■聊::蒲福脑,,输地与■森蒲羡 2.逻辑电路的分类: 实验一基本门电路逻辑功能测试 1、熟悉基本门电路的逻辑功能及测试方法 2、掌握用SSI设计组合逻辑电路的方法 3、用实验验证所涉及电路的逻辑功能 1、数字逻辑实验台 2、集成块 74LS00、74LS32、74LS86 各 片 \3、导线若干 74系列芯片的管脚编号方法图 实验原理 74■秦姗膨 W 1|■■晒,,HWt ■触::簪脚，下隼,修 卿由aws： 相陆顺序编号,,? .组合逻辑电路的设计 组合电路：输出仅由输入决定， 与电路当前状态无关； 电路结构中无反馈环路 （无记忆） 组合电路特点： .输入到输出之间没有反馈回路。电路不含记忆单元。 .组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。 .逻辑变量和逻辑代数的含义 逻辑变量：取值仅有逻辑 0”和逻辑1” 逻辑代数：按一定逻辑关系进行代数运算（与、或、非、与非、异或 ……） 实验一基本门电路逻辑功能测试 iTfcK导鞘口 774LS00畅邀韩掳翻I懒娜#壤欢熊M)) 实验内容及步骤 输 A 希 出 异或门 或门 与非口 A B ￥-A^B Y，方 0 0 0 1 1 Q 1 1 实验内容及步骤 备州珊TWiROBW她锵。谖辇喇吸甯 WWHt 底物。。 输入 输出 解：①逻辑抽象 A B C Y 输入变量： 主裁判为A副裁判为R C 判明成功为1,失败为0; 输出变量： 举重成功与否用变量Y表示，成功为 1,失败为0; \ 逻辑真值表 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1  实验内容及步骤 Y ②卡诺图化简 A 00 01 11 10 01 Y _ AB 4 AC -AB AC - AB AC 实验内容及步骤 回涮麒曲问棚懒瞬阐喃幡触雌 用74LS00与非门电路组成的半加器电路如图 3-1所示。 能实现两个一位二进 制数的算术加法及向高位 进位，而不考虑低位进位 的逻辑电路1 能实现两个一位二进 制数的算术加法及向高位 进位，而不考虑低位进位 的逻辑电路 1.由逻辑图写出逻辑表 达式。 2.列出真值表，并化简。 3.按图3-1连接电路，验 证逻辑关系。将实验结 果填如表3-1中。 实验内容及步骤 其中：A---加数；B---被加数; S---本位和；C---进位。 真值表 A H € S 0 0 0 1 1 0 1 1 实验一基本门电路的逻辑功能测试 66.燃W!WW羡BOWHWWft晚 A B Y 0 0 0 0 1 1 1 0 1 1 1 1 五、注意事项 1、注意电源和地应接正确。 2、集成块的输入端应接钮子开关上方，输出端接 LED电平指示器。 3、检查连线正确后再打开电源。 4、学会用逻辑笔检查线路。 实验二中规模组合逻辑电路的分析和设计（一） 二、要御物 1、熟悉中规模全加器的结构及逻辑功能 2、掌握用四位二进制全加器进行逻辑函数的设计 3、熟悉中规模集成编码器的种类和逻辑功能 1、数字逻辑实验台 2、集成块 74LS148、74LS283 3、导线若干 三、实验原理 全加器即把加数被加数和低位数的进位信号相加，并根据求和结果给出该位的进位 信号2.半加器的功能：用来完成两个一位二进制数求和的逻辑电路 .它只考虑本位数 的相加，而不考虑低位的进位. 快速进位全加器：74ls283集成器件是采用快速进位的四位二进制全加器 ^ 实验原理 0 10 0 、一来的进位J 一半加器实现 74LS283管脚图 实验原理 2.编码器的工作原理 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 信号状态编制成二进制代码。 二进制编码器，就是将一系列 n个二进制代码（n位二进制数）有 2n种不同的组合，可以表示 2n个信号。 优先编码器允许电路同时输入多个信号，而电路只对其中优先级别最高的信号进行编码。 3.二进制优先编码器 74LS148 集成3位二进制优先编码器74LS148勺功能表 出 输 入 输 1 7 ? 6 ? 5 ? 4 ? 3 ? 2 ? 1 ? 0 Y2 M Y0 GS、EO XX X X X X X 1 1 1 1 0 1 1 1 1 1 1 1 ― 芨展期出项，GS=0, 0\ 丁编吸［作产六 表示编码器不工作。 X ，能