《可编程逻辑设计》实验手册(Verilog版)解析.docVIP

《可编程逻辑设计》实验手册(Verilog版)解析 《可编程逻辑设计》实验手册(Verilog版)解析 PAGE / NUMPAGES 《可编程逻辑设计》实验手册(Verilog版)解析 《可编程逻辑设计》实验手册 福州大学物理与信息工程学院电子信息工程系 注意事项 1、本实验手册是为了配合《 EDA 技术实用教程》，作为本课程实验环节的补充 指导而编制。 2、实验中涉及的 QuartusⅡ软件的使用请参考《 EDA 技术实用教程》中有关章 节。 3、手册中所有的虚线空白框，都留出来作为实验记录之用，每个实验完成后， 应按照实验内容的要求将实验结果记入框中。 4、每个实验后面都附有一道思考题， 完成实验内容后可以作为更进一步的练习。 5、每个实验中的硬件测试需要在实验箱上完成，引脚锁定请参考手册最后的实 验箱引脚资源说明自行确定。 6、实验一 ~实验七为必做部分，请自行合理安排时间完成；实验八为选做部分。 7、每次实验后将手册相关部分（完成实验结果记录） 、实验源代码（ .v 文件）或 电路图一起，作为实验报告上交。 8、课程结束后请将所有报告按顺序加封面装订好上交，作为实验部分成绩计入 总成绩。 目 录 实验一 利用原理图输入法设计 4 位全加器 1 实验二 简单组合电路的设计 4 实验三 简单时序电路的设计 6 实验四 异步清零和同步时钟使能的 4 位加法计数器 8 实验