设计一个异步四位二进制计数器实验报告捞金版.pdfVIP

/广西大学实验报告纸 _____________________________________________________________________ 姓名：曾宪金 0802100513 电气工程学院 电气自动化类专业 085 班 2009 年 12 月 18 日 实验内容 ___________________________________指导老师 宋春宁 【实验名称】 设计一个异步四位二进制可逆计数器 【实验目的】 学习用集成触发器构成计数器的方法。 【设计任务】 用 D 触发器（ 74LS74 ）设计一个异步四位二进制可逆计数器。 要求使用的集成电路芯片种类不超过 3 种。 （提供器件：74LS74、CC4030 ） 【实验用仪器、仪表】 数字电路实验箱、万用表、 74LS74、CC4030等。 【设计过程】 用四个 D 触发器串接起来可以构成四位二进制加法计数器 （每个D 触发器 连接为 T 触发器）。计数器的每级按逢二进一的计数规律，由低位向高位进位， 可以对输入的一串脉冲进行计数，并以 16 为一个计数值环。其累计的脉冲数等 于 2n （n 为计数的位数）。减法计数器的计数原理与加法计数器的计数原理相反。 1. 根据题意列出状态表，如表 1。 1 令 A=0 时，计数器为加法计数器； A=1 时，计数器为减法计数器。 表 1 异步四位二进制可逆计数器状态表 A=0 （实现加法） A=1 （实现减法） Q3nQ2n Q1nQ0 n n 1 n 1 n 1 n 1 n 1 n 1 n 1 n 1 CPCP CPCP Q Q Q Q CPCP CPCP Q Q Q Q 3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 1 1 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0