实验十四--ttl、cmos门电路参数及逻辑特性的测试.docxVIP

实验十四 TTL、CMOS门电路参数及逻辑特性的测试 厦门大学 通信工程系 林 XX 实验目的： 1、 掌握 TTL、 CMOS 与非门参数的测量方法； 2、 掌握 TTL、 CMOS 与非门逻辑特性的测量方法； 3 、掌握 TTL 与 CMOS 门电路接口设计方法。 实验原理： （一 ）TTL 门电路： TTL 门电路是标准的集成数字电路，其输入、输出端均采用双极型三极管结构：凡是 TTL 器件特性均与 TTL 门电路具有相同特性，故需了解 TTL 门电路的主要参数。 7400 是 TTL 型中速二输入端四与非门。图 1 是它的内部电路原理图和管脚排列图。 1、 TTL 与非门的主要参数： （1 ）输入短路电流： IIS： 与非门某输入端接地时，该输入端接入地的电流。 （2 ）输入高电平电流 IIH： 与非门某输入端接 VCC（ 5V ），其他输入端悬空或接 VCC 时，流入该输入端的电流。 TTL 与非门特性如图 2 所示： （3 ）开门电平 VON : 使输出端维持低电平 VOL 所需的最小输入高电平，通常以 V O =0.4V 时的 Vi 定义。 （4 ）关门电平 VOFF： 使输出端保持高电平 VOH 所允许的最大输入低电平， 通常以 Vo=0.9V OH 时的 Vi 定义。阀值电平 VT:VT=（V OFF+V ON ）/2 （5 ）开门电阻 RON ： 某输入端对地接入电阻（其他悬空） 的最小电阻值。 （6 ）关门电阻 ROFF： 某输入端对地接入电阻（其他悬空） 所允许的最大电阻值） 。 TTL 与非门输入端的电阻负载特性曲线如图 （7 ）输出低电平负载电流 IOL :输出保持低电平IOH IOL :输出保持低电平 IOH ：输出保持高电平 ，使输出端维持低电平（通常以 VO=0.4V ）所需 ，使输出端保持高电平 VOH （通常以 VO=0.9V OH 3 所示。 VO=0.4V 时允许的最大灌流（如图 4）； VO=0.9V OH 时允许的最大拉流； 9 ）平均传输延迟时间 tpd : J开通延迟时间 t OFF ：输入正跳变上升到 1.5V 相对输出负跳变下降到 1.5V 的时间间隔； g关闭延迟时间 t ON ：输入负跳变上升到 1.5V 相对输出正跳变下降到 1.5V 的时间间隔； g平均传输延迟时间： 开通延迟时间与关闭延迟时间的算术平均值。 tpd= ( t ON +t OFF ) /2 TTL 与非门平均传输延迟时间示意图如图 6 所示。 2、TTL 与非门的电压传输特性: TTL与非门的电压传输特性是描述输出电压 V 随输入电压Vi变化的曲线，如图7所示。 从Vi~Vo曲线中，形象地显示出 Voh,Vol,Von ,Voff,Vt之间的关系。 （二）CMOS门电路： COMS 门电路是另一类常用的标准数字集成电路，其输入、输出结构均采用单极型三极管结构， 凡 COMS 电路特性均具有 CMOS 门电路形同的特性。 C4011 是 CMOS 二输入端四 与非门。 下图是内部电路原理图和管脚排列图。 1、CMOS 门电路的主要参数： （ 1）由于 CMOS 门电路输入端具有保护电路和输入缓冲，而输入缓冲为 CMOS 反相器， 为电压控制器件，故当输入信号介于 0~Vdd 时， Ii=0 ；多余输入端不允许悬空； （2）输出低电平 Iol ：使输出保持电平 Vo=0.05 V 时允许的最大灌流； （ 3）输出高电平负载电流 Ioh ：使输出保持高电平 Vo=0.9Voh 时的最大拉流； （ 4）平均传输延迟时间 Ty ：同 TTl 门电路定义。 2、CMOS 门电路的电压传输特性 3、与非门的逻辑特性 输入有低，输出就高；输入全高，输出就低。 三） TTL 电路与 CMOS 电路的接口设计： （图见书上） Voh ( Voh ( min ) =V1h(min) Vol(max)=Vil(max) Ion(max)=nIih(max)Iol(max)=mIil(max) Ion(max)=nIih(max) Iol(max)=mIil(max) 三、实验仪器 示波器，函数信号发生器， “四位半”数字多用表，多功能电路实验箱 四、实验内容 1、 TTL、CMOS 与非门主要参数的测量 （1）IIS、VOH 、IIH、VOL： 实验电路如图，将输入端 2串接电流表“ A”到地，此时电流表指示值为 lis。电压表指示值为Voh。实验电路如图13所示，将输入端2串接电流表“ A”到电源，此时电流表指 示值为IIH，电压表指示值为 Vol (测量Voh时应接模拟负载电阻 2K，测量Vol时应接入 模拟灌流电阻390欧姆)。 TTL、CMOS与非门灌流负载能力测试： 实验电路如图13所示。电流表量程置