北京大学《集成电路原理与设计》课件-第5章 数字集成电路第基本模块.pptxVIP

第五章 数字集成电路基本模块;组合逻辑电路;组合逻辑电路;组合逻辑电路单元设计的基本过程是 ： 1）列出真值表 2）逻辑表达式 3）适当的结构形式 4）逻辑图和电路图 5）每个器件的参数 6）验证功能和性能;组合逻辑电路;多路器（MUX）：通过控制信号从多个数据来源中选择一个传送出去。 逆多路器（DEMUX）：根据控制信号把一个数据送到多个输出端中的某一个。 ;7;8;9;10;s1 s0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3;另辟蹊径：做变换;E S Y3~Y0 1 0 0 1 1 0 0 0 A3~A0 0 1 B3~B0;四选一多路器和逆多路器：传输门结构;NMOS传输门进一步优化 利用两级(3个)二选一实现;组合逻辑电路;编码器把一组m个输入信号用一组n位（2n≥m）二进制代码表示，使它们之间一一对应。 产生BCD码的编码器 ;10-4编码器的一种逻辑结构;译码器：解读输入的二进制代码。根据输入代码的值在一组输出中相应的一个输出线上产生输出信号 。 在数字系统中常用的译码器： 二进制变量译码器 码制变换译码器 显示译码器 ;当输入一个n位二进制变量时，在m个输出线中只有一个是高电平或是低电平。 每个输出分别对应输入变量的一个最小项 。 用一系列与非门或者一系列或非门实现 。;采用类NMOS电路或动态电路的形式 。;码制变换译码器 ;根据真值表得到如下逻辑表达式;ROM实现组合逻辑; ROM实现组合逻辑;组合逻辑电路;27;28;29;本节总结;31;32;CPU组成;;35;36;37;38;39;40;逻辑对称—镜像结构;42;43;44;45;46;47;48;49;50;51;52;53;54;55;56;57;58;59;本节总结;61;62;63;64;65;66;67;68;进位逻辑电路结构;70;71;72;Manchester 进位链;4-bit MCC Adder;75;本节总结;77;78;79;80;81;82;83;84;85;86;87;88;89;90;91;92;93;94;95;96;97;98;99;100;101;102;103;104;105;106;107;108;109;110;111;112;113;114;115;116;117