门电路梁明理著电子线路课件.pptVIP

两个TTL门输出端并联情况 OC门和三态门 第三十页，共五十六页，2022年，8月28日 RL UCC 1. 集电极开路的与非门（OC门） 输入全1时，输出=0； 输入任0时，输出悬空 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 符号 应用时输出端要接一上拉负载电阻 RL 。 第三十一页，共五十六页，2022年，8月28日 OC门可以实现“线与”功能。 UCC F1 F2 F3 F 分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。 输出级 RL UCC RL T5 T5 T5 ?F=F1F2F3 第三十二页，共五十六页，2022年，8月28日 2. 三态门 E— 控制端 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 一、结构 第三十三页，共五十六页，2022年，8月28日 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 二、工作原理 (1) 控制端E=0时的工作情况： 0 1 截止 第三十四页，共五十六页，2022年，8月28日 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E (2) 控制端E=1时的工作情况 1 0 导通 截止 截止 高阻态 第三十五页，共五十六页，2022年，8月28日 A B F 符号 功能表 三、三态门的符号及功能表 A B F 符号 功能表 使能端高电平 起作用 使能端低电平 起作用 第三十六页，共五十六页，2022年，8月28日 E1 E2 E3 公用总线 =０ =１ =０ 三态门主要作为TTL电路与总线间的接口电路。 四、三态门的用途 工作时，E1、E2、E3分时接入高电平。 总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道 第三十七页，共五十六页，2022年，8月28日 2.3 CMOS逻辑门电路 前面介绍的TTL采用的都是双极型晶体管，两种载流子参与导电，称为双极型集成电路。 本节介绍只有一种载流子参与导电的单极型逻辑门电路-- MOS集成电路。 MOS集成电路主要包括NMOS、PMOS以及CMOS电路。电路具有以下特点：制造工艺简单、成品率高、功耗低、集成度高、抗干扰能力强，适合大规模集成电路。 第三十八页，共五十六页，2022年，8月28日 各类绝缘栅场效应三极管的特性曲线 绝缘栅场效应管 N 沟 道 增 强 型 P 沟 道 增 强 型 第三十九页，共五十六页，2022年，8月28日 绝缘栅场效应管 N 沟 道 耗 尽 型 P 沟 道 耗 尽 型 第四十页，共五十六页，2022年，8月28日 第一页，共五十六页，2022年，8月28日 2.1 基本逻辑门电路 三级管的开关特性 三极管开关的通断是受基极 b 控制。 B B C E C E 第二页，共五十六页，2022年，8月28日 特性曲线 ? 三极管输出特性曲线 IC=f(Uce)? Ib=C 饱和区: (1) IC受Uce显著控制的区域，该区域内Uce的数值较小，一般Uce＜0.7V(硅管)。 发射结正偏，集电结正偏 (2) Uces=0.3V左右 截止区：——Ib=0的曲线的下方的区域 Ib=0 Ic=Iceo NPN：Ube?0.5V,管子就处于截止态 通常该区：发射结反偏，集电结反偏。 输出特性曲线可以分为三个区域: 第三页，共五十六页，2022年，8月28日 特性曲线 ? 三极管输出特性曲线 放大区—IC平行于Uce轴的区域，曲线基本平行等距。 (1) 发射结正偏，集电结反偏，电压Ube大于0.7V左右(硅管) 。 (2) Ic=?Ib,即Ic主要受Ib的控制。 判断三极管工作状态的依据： 饱和区: 发射结正偏，集电结正偏 截止区： 发射结电压小于开启电压, 集电结反偏 放大区: 发射结正偏，集电结反偏 第四页，共五十六页，2022年，8月28日 三极管的开关特性及反相器 下面以NPN硅管为例进行分析 三极管是电流控制的电流源，在模拟电路中，工作在放大区。 在数字电路中工作在饱和区或截止区——开关状态。 T Rc RB UCC iC iB ui uCE uO uCE iC 0 ICS 负载线 放大区 截止区 IBS IB=0 UCC 三极管CE之间相当于一个开关：在饱和区“闭合”，截止区“断开” 第五页，共五十六页，2022年，8月28日 一、三极管开关特性 1.三极管的截止条件和等效电路 当输入信号uI=UIL=0.3V时（UBE=0.3V