实验五 集成逻辑电路的连接和驱动.docxVIP

数字电路 数字电路 —— —— PAGE 14—— 实验五 集成逻辑电路的连接和驱动 一、 实验目的 了解TTL 门电路的输出特性。 了解CMOS 门电路的输出特性。 掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。二、 实验原理 1、TTL 电路输入输出电路性质 当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方向是从外部流入输入端。当输入端处于低电平时，电流由电源 V 经内部电路流出输入端，电流较大，当 CC 与上一级电路衔接时，将决定上级电路应具的负载能力。高电平输出电压在负载不大时为 V 左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一般LS 系列TTL 电路允许灌入 8mA 电流，即可吸收后级20 个 LS 系列标准门的灌入电流。最大允许低电平输出电压为0.4V。 2、CMOS 电路输入输出电路性质 一般 CC 系列的输入阻抗可高达 1010Ω，输入电容在 5pf 以下，输入高电平通常要求在3.5V 以上，输入低电平通常为 1.5V 以下。因 CMOS 电路的输出结构具有对称性，故对高低电平具有相同的输出能力，负载能力较小，仅可驱动少量的CMOS 电路。当输出端负载很轻时，输出高电平将十分接近电源电压；输出低电平时将十分接近地电位。 在高速 CMOS 电路 54/74HC 系列中的一个子系列 54/74HCT，其输入电平与TTL 电路完全相同，因此在相互取代时，不需考虑电平的匹配问题。 3、 集成逻辑电路的衔接 在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时， 前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负 载能力这两个需要妥善解决的问题。可用下列几个表达式来说明连接时所要满足的条件： V （前级）≥V OH （后级） V iH （前级）≤V OL （后级） iL I （前级）≥n×I （后级） I （前级）≤n×I （后级） n 为后级门的数目 OH iH OL iL TTL 与 TTL 的连接 TTL 集成逻辑电路的所有系列，由于电路结构形式相同，电平配合比较方便，不需要外接元件可直接连接，主要的限制是受低电平时负载能力的限制。表 5-1 列出了 74 系列TTL 电路的扇出系数。 TTL 驱动CMOS 电路 TTL 电路驱动CMOS 电路时，由于CMOS 电路的输入阻抗高，故此驱动电流一般不会受到限制， 但在电平配合问题上，低电平是可以的，高电平时有困难，因为TTL 电路在空载时，输出高电平通常低于 CMOS 电路对输入高电平的要求， 因此为保证 TTL 输出高电平时，后级的 CMOS 电路能可靠工作，通常要外接一个提拉电阻R，如图 5-1 所示，使输出高电平达到 3.5V 以上，R 的取值为 2~6.2K 较合适，这时TTL 后级的 CMOS 电路的数目实际上是没有什么限制的。 CMOS 驱动TTL 电路 图 5-1 TTL 电路驱动CMOS 电路 CMOS 的输出电平能满足 TTL 对输入电平的要求，而驱动电流将受限制，主要是低电平时的负载能力。表 5-2 列出了一般CMOS 电路驱动TTL 电路扇出系数，从表中可见，除了 74HC 系列外的其它CMOS 电路驱动TTL 的都较低。 表 5-2 LS-TTL L-TTL TTL ASL-TTL CC4001B 系列 1 2 0 2 MC14001B 系列 1 2 0 2 MM74HC 及74HCT 系列 10 20 2 20 既要使用此系列又要提高其驱动能力时，可采用以下两种方法： 采用 CMOS 驱动器，如 CC4049，CC4050 是专为给出较大驱动能力而设计的CMOS 电路。 将几个同功能的 CMOS 电路并联使用，即将其输入端并联，输出端并联（TTL 电路是不允许并联的）。 CMOS 与CMOS 的衔接 CMOS 电路之间的连接十分方便，不需另加外接元件。对直流参数来讲，一个CMOS 电路可带动的 CMOS 电路数量是不受限制的，但在实际使用时，应当考虑后级门输入电容对前级门的传输速度的影响，电容太大时，传输速度要下降，因此在高速使用时要从负载电容 来考虑，例如 CC4000T 系列。CMOS 电路在 10MHz 以上速度运用时应限制在 20 个门以下。三、 实验设备与器件 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、数字万用表。 4、芯片 74LS00、74LS04，CC4001、74HC00。 5、100Ω、470Ω、3KΩ 电阻，1KΩ、47KΩ、10KΩ 可调电位器。四、实验内容及实验步骤 1. 测试TTL 电路 74LS00 及CMOS 电路CC4001 的输出特性 将数字逻辑电路实验箱扩展板插在