实验一 TTL门电路参数测试实验.docxVIP

数字电路 数字电路 —— —— PAGE 10—— 实验一 TTL 门电路参数测试实验 一、实验目的 掌握TTL 集成与非门的主要性能参数及测试方法。 掌握TTL 器件的使用规则。 熟悉数字电路测试中常用电子仪器的使用方法。二、实验原理 本实验采用二输入四与非门 74LS00（它的顶视图见附录），即一块集成块内含有四个相互独立的与非门，每个与非门有两个输入端。其逻辑框图如下： 图 1-1 74LS00 的逻辑图 图 1-2 I 的测试电路图 is TTL 集成与非门的主要参数有输出高电平 V 传输特性和平均传输延迟时间tpd 等。 TTL 门电路的输出高电平V OH 、输出低电平 V OH 、扇出系数 N OL 、电压 0 V 是与非门有一个或多个输入端接地或接低电平时的输出电压值，此时与非工作管 OH 处于截止状态。空载时，V 的典型值为 3.4~3.6V，接有拉电流负载时，V 下降。 OH OH TTL 门电路的输出低电平V OL V 是与非门所有输入端都接高电平时的输出电压值，此时与非工作管处于饱和导通 OL 状态。空载时，它的典型值约为 0.2V，接有灌电流负载时，V 将上升。 OL TTL 门电路的输入短路电流I is 它是指当被测输入端接地，其余端悬空，输出端空载时，由被测输入端输出的电流值， 测试电路图如图 1-2。 TTL 门电路的扇出系数N 0 扇出系数 N 指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数， 0 TTL 集成与非门有两种不同性质的负载，即灌电流负载和拉电流负载。因此，它有两 种扇出系数，即低电平扇出系数 N 和高电平扇出系数N 。通常有 I I ， 则 N N ， 0L 故常以N 作为门的扇出系数。 0L 0H iH iL 0H 0L N 的测试电路如图 1-3 所示，门的输入端全部悬空，输出端接灌电流负载 R 0L ，调节 L R 使 I L OL 增大，V OL 随之增高，当 V OL 达到V （手册中规定低电平规范值为 0.4V）时 Olm 的 I 就是允许灌入的最大负载电流，则 OL N ＝I ÷I ，通常 N 8 0L OL is 0L TTL 门电路的电压传输特性 门的输出电压V 随输入电压V 而变化的曲线V =f（V ）称为门的电压传输特性，通过 o i o i 它可读得门电路的一些重要参数，如输出高电平V 、输出低电平 V OH 、关门电平V OL 、开 off 门电平 VON 等值。测试电路如图 1-4 所示，采用逐点测试法，即调节 Rw，逐点测得 Vi 及 V ，然后绘成曲线。 o 图 1-3 扇出系数测试电路 图 1-4 电压传输特性测试电路 TTL 门电路的平均传输延迟时间tpd tpd 是衡量门电路开关速度的参数，它意味着门电路在输入脉冲波形的作用下，其输出波 形相对于输入波形延迟了多少时间。具体的说，是指输出波形边沿的0.5Um 至输入波形对应边沿 0.5Um 点的时间间隔，如图 1-5 所示。由于传输延迟时间很短，一般为ns 数量级。 图 1-5（a）传输延迟特性 图 1-5（b）tpd 的测试电路图 1-5（a）中的t 为导通延迟时间，t 为延迟截止时间，平均传输时间为： pdL pdH t =(t +t )/2 pd pdL pdH t 的测试电路如图 1-5（b）所示，由于门电路的延迟时间较小，直接测量时对信号发 pd 生器和示波器的性能要求较高，故实验采用测量有奇数个与非门组成的环形振荡器的振荡周 期 T 来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A 点为逻辑“1”，经过三级门的延时后，使A 点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延时后， A 点重新回到逻辑“1”。电路的其它各点电平也随着变化。说明使 A 点发生一个周期的振荡，必须经过 6 级门的延迟时间。因此平均传输延迟时间为： tpd=T/6 三、实验设备与器件 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、芯片 74LS00。 4、5.1K，100Ω，200Ω，500Ω，1K 电阻；1K，10K 可调电阻。 5、数字万用表。四、实验预习要求 复习TTL 门电路的工作原理。 熟悉实验所用集成门电路引脚功能。 画出实验内容中的测试电路与数据记录表格。五、实验内容及实验步骤 1、将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，找一个14PIN 的插座插上芯片，并在 14PIN 插座的第 7 脚接上实验箱的地（GND），第 14 脚接上电源（VCC）。其它脚的连线参考个具体的线路图，实验所需要的电阻和可调使用实验箱主电路板中的元件库。 2、按照实验原理第一、二部分用万用表测出TTL 门电路的输出高电平V