FPGA的fir实现分析和总结.docxVIP

PAGE 1姚传明文献整理 PAGE 1 姚传明文献整理 模拟电路好比定性处理,而数字电路好比定量处理. 数字信号处理任务需要完成大量的计算 ,这些计算大致可分为 :频谱分析的DFT 和滤波算法 FIR. 目前,在极高频率的电子装置或系统中不能采用数字信号处理的原因有两个: 一是 A/D 转换器的速度不能达到足够快;二是信号处理任务太复杂,达不到实时处理的要求. DSP 芯片的结构特征: 专用硬件乘法器(区别通用处理器的特征) 采用哈佛总线结构(采用数据总线和程序总线) 专用的寻址单元—地址发生器(C2000 系列无地址发生器) 片内存储结构特殊 流水线(取指→解码→执行) 特殊 DSP 指令 DSP 与 MCU 的比较 MCU 是针对控制对象的要求而设计的而 DSP 是在 MCU 基础功能上扩展和发展的. DSP 与通用处理器的比较 通用处理器具有成本高功耗高的特点 ,通常用于片外有大量的存储器及要充分利用先进的操作系统的场合.而 DSP 适用于成本低,功耗低,尺寸小以及在频率相对较高的系统中需要进行实时数字信号处理的场合. DSP 与 FPGA 的比较 FPGA 用硬件实现数据处理,实时性好,成本较高,适合于控制功能,算法简单且含有大量重复计算的工程应用.而 DSP 用软件实现数据处理,成本低,算法灵活功能强,适合于控制功能复杂且含有大量计算任务的工程应用. DSP2407 的所有控制寄存器不是在数据空间中连续放置的 ,它们间断地分散在 7000H～753FH 范围内. DSP2407 中断系统的结构分为两个层次 .内核级中断 (GISR)和外设级中断(SISR). 假中断向量的引入是应对中断系统出现异常的一个措施 ,它补救了中断系统可能出现的漏洞,使中断系统结构更加完整,工作起来万无一失. 通常微处理器都有 3 种寄存器控制和影响中断进行:中断优先级,中断屏蔽, 中断标志寄存器. 中断标志寄存器(IFR)是CPU 内核级控制寄存器,为清除一个IFR,必须向其写 1 而不是 0. 中断屏蔽寄存器(IMR)是一个映射到数据存储器空间0004H 处的16 位寄存器. 外设级中断控制寄存器包括外设中断向量寄存器 (PIVR),外设中断请求寄存器 0/1/2(PIRQR0/1/2),外设中断应答寄存器 0/1/2(PIACKR0/1/2)以及各外设模块控制寄存器中有关中断屏蔽,中断标志和优先级的位.一般只考虑中断向量寄存器. DSP2407 的 23 脚(XINT1)和 21 脚(XINT2)可引入外部中断,这是仅有两个外部硬件中断. DSP2407 最小硬件系统设计 振荡器 振荡器 I/O 口,4 个 LED CPU DSP2407 XF 引脚,LED +5V 电源 JTAG 接口 DSP 芯片电源选择: CPU 内核电源:3.3V(V ) DD 图 1 DSP2407 最小系统 I/O 口电源:3.3V(V PLL 电源:3.3V ) DDO Flash 编程电源:Flash 编程+5V(V ) DSP 芯片供电次序: CCP CPU 内核要先于 I/O 上电,后于 I/O 掉电 CPU 内核先于 I/O 供电的相差不能太长,一般不能大于 1S;否则会影响器件寿命或损坏器件 CPU 内核电源与 I/O 电源之间加一个肖特基二极管 晶体振荡器电路 PLL 滤波电路 DSP 内部锁相环时钟模块PLL 工作需要外滤波器电路的配合,PLL 模块使用外部滤波器电路来抑制信号抖动和电磁干扰,使信号抖动和干扰影响最小.R1,C1,C2 的值可以参考推荐值. 晶振电路 在 XTAL1 和 XTAL2 之间接一个晶振,即可. JTAG 标准接口 JTAG 接口芯片的硬件电路进行边界扫描和故障检测.其与 DSP 连接如下图所示. DSP2407 与外部存储器接口(EMIF)主要信号 信 信 号 描 述 A15～A0 16 位地址总线 D15～D0 16 为数据总线 PS 程序存储器选择信号 DS DS IS R/W RD READY STRB WE W/R 数据存储器选择信号 I/O 空间选择信号读/写信号 读使能信号 存储器准备就绪信号 外部存储器访问有效选通线号写使能信号 写/读信号 使用汇编语言的优点 汇编速度快,实时性高 C 语言存在无法控制的盲区 对汇编语言的理解和掌握能使程序员编出更好的 C 语言代码 用汇编语言编程可精确控制 DSP 的时间特性 汇编语言的实例 实例一 ;******************************************************************* ;文件名: main6_2.asm ;描述和说明: Turn off the XF LED forever ;*****