计数器作业及往届考题详解.pptVIP

上页 下页 返回 数字电子技术基础 计数器作业及往届考题详解演示文稿 目前一页\总数三十七页\编于十一点 优选计数器作业及往届考题 目前二页\总数三十七页\编于十一点 D. 动态RAM存储单元的结构比静态RAM存储单元的结构简单。 目前三页\总数三十七页\编于十一点 目前四页\总数三十七页\编于十一点 目前五页\总数三十七页\编于十一点 目前六页\总数三十七页\编于十一点 目前七页\总数三十七页\编于十一点 [解] t1时刻，寄存器II的数据1000送到总线，寄存器III接收，[I]=1011，[II]=1000，[III]=1000；t2时刻，寄存器III的数据1000送到总线，无数据接收，各寄存器数据不变；t3时刻，无数据传送，各寄存器数据不变；t4时刻，寄存器I的数据1011送到总线，寄存器II、III接收，[I]=1011，[II]= [III]=1011。 目前八页\总数三十七页\编于十一点 目前九页\总数三十七页\编于十一点 分析ROM中存放的部分数据，可以发现ROM实现了2位8421 BCD码相加，并把和译成7段码，如果输入是非8421 BCD码，数码管熄灭。OC门在电路中起到驱动、反相和电平转换的逻辑功能。整个电路实现了2位8421 BCD加法的逻辑功能。高位数码管只有熄灭0和显示1两种状态。如A3A2A1A0 =1001B，B3B2B1B0 =0111B，显示的数码是16。当数码管尺寸较小，VLED = 5V时，OC门可以省去，此时应将ROM中存放的数据取反。 目前十页\总数三十七页\编于十一点 目前十一页\总数三十七页\编于十一点 电路通过互触发，在Q1 和 Q2产生矩形脉冲输出。 目前十二页\总数三十七页\编于十一点 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Ai Bi Ci-1 Si Ci 设输入逻辑变量Ai为被减数、Bi为减数、Ci-1为低位的借位，输出逻辑函数Si为差、Ci为本级的借位输出信号。 [解] 三.（15分）使用74LS138译码器和适当的门电路设计一个1位二进制数全减运算电路，列出真值表，画出电路图。依据数字电子技术所学知识，简述还有哪些方案可以实现全减运算。 目前十三页\总数三十七页\编于十一点 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Ai Bi Ci-1 Si Ci +VCC 目前十四页\总数三十七页\编于十一点 四、（15分）全同步16进制加法集成计数器74163构成的电路如图题A.2.6所示。全同步是指该计数器是同步时序电路、同步清零、同步置数，其清零和置数信号均为低有效，CO是进位输出端，且CO=Q3Q2Q1Q0CTT。试回答以下问题： (1) 请说明图中两个计数器芯片分别采用了什么方法构成反馈？若由Q7~Q0一起作为输出，电路计数的初态S0和最后一个有效状态Sn-1分别是多少？实现了几进制计数？ (2) 若由F输出，该电路又为何种功能？ (3) 若CP的频率fcp=1MHz，输出F的脉宽twf = ? 目前十五页\总数三十七页\编于十一点 I芯片采用了进位输出的反馈置数法，II片为反馈清零法。 若由Q7~Q0一起作为输出： 电路计数的初态S0 最后一个有效状态Sn-1= 实现进制： 255-8+1=248 (2) 由F输出，实现248分频。 目前十六页\总数三十七页\编于十一点 目前十七页\总数三十七页\编于十一点 Data inputs Data outputs CLR LOAD ENT ENP CLK RCO Q0 Q1 Q2 Q3 D0 D1 D2 D3 Clear Preset Count Inhibit 12 13 14 15 0 1 2 The LOW level pulse on the CLR input ca