实验三加法器的设计与应用.pptxVIP

第1页/共17页实验三加法器的设计与应用第2页/共17页 纲要一、实验目的二、实验器材及仪器三、实验原理四、实验内容及步骤五、分析与思考第3页/共17页一、实验目的进一步熟悉组合逻辑电路的特点及分析方法掌握半加器的组合逻辑电路设计、构建方法掌握集成加法器的功能与应用第4页/共17页二、实验器材及仪器数字逻辑实验台集成芯片74LS283、74LS00、74LS86等导线若干第5页/共17页如：0 0 01要考虑低位来的进位+0 0 1111全加器实现0001进位不考虑低位来的进位半加器实现三、实验原理 全加器：用门电路实现两个二进制数相加并求出和的组合逻辑电路称为一位全加器。一位全加器需考虑由低位来的进位，进位与本位两个二进制数相加后输出本位和以及向高位的进位。第6页/共17页三、实验原理 多个一位全加器进行级联可以得到多位全加器。74ls283是采用快速进位的四位二进制全加器.与之类似的还有 74ls83等。74ls283管脚图第7页/共17页向高位片的进位输出A4 4位二进制加数A 输入端∑A3 COA2本位和输出端A1S4B4S4 4位二进制加数B 输入端S3B3S3相加结果读数为 C0S3S2S1S0B2S2S2B1S1S1 74LS283逻辑符号低位片进位输入端CI三、实验原理第8页/共17页解：①逻辑抽象输入变量：被加数为A，加数为B由低位来的进位为Ci输出变量：相加后本位和为S往高位的进位为Co四、实验内容及步骤1.用基本门电路实现全加器电路。 A B Ci S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1真值表第9页/共17页SCoBCiBCiAA0000010111111010 00 1 1 11 1 1 四、实验内容及步骤②卡诺图化简 1 1 1 1 第10页/共17页四、实验内容及步骤③逻辑电路图用一片74LS00和一片74LS86即可实现。第11页/共17页四、实验内容及步骤2.验证4位超前进位加法器74ls283的逻辑功能测试A 0010 0111 1011 1101 1110B 1010 0100 0011 0001 1001Ci + 1 + 1 + 0 + 0 + 0∑SCo第12页/共17页四、实验内容及步骤3.用74ls283完成8421BCD码和余3码之间的转换8421码+0011=余三码第13页/共17页四、实验内容及步骤3.用74ls283完成8421BCD码和余3码之间的转换余3CD码 由74LS283构成的代码转换电路第14页/共17页四、实验内容及步骤4.用四位超前进位加法器74ls283设计一个加/减运算电路,当M=0时,实现加法；当M=1时实现减法。 对于 ，可以表示为补码运算式： , B的反码可以用异或门来实现。这样“A”可以直接输入到一组四位二进制的数，“1”可以直接由最低位进位CI端输入高电平“1”，从而实现了把减法变成加法。N反=（2n-1）-N原 N补=2n-N原 ; N补=N反+1 A-B=A+B补-2n =A+B反+1-2n 第15页/共17页四、实验内容及步骤4.用四位超前进位加法器74ls283设计一个加/减运算电路,当M=0时,实现加法；当M=1时实现减法。第16页/共17页五、分析与思考1.74LS283如何实现级联？2.如何将余3码转换成BCD码？3.将实验内容4中的条件改为“当M=1时,实现加法；当M=0时，实现减法”时应该如何设计电路？第17页/共17页感谢您的欣赏解释方向可控，时间控制是否也在程序中实现？两三句话简述验证过程，例如将编译好的VHDL程序导入实验箱等解释方向可控，时间控制是否也在程序中实现？两三句话简述验证过程，例如将编译好的VHDL程序导入实验箱等解释方向可控，时间控制是否也在程序中实现？两三句话简述验证过程，例如将编译好的VHDL程序导入实验箱等解释方向可控，时间控制是否也在程序中实现？两三句话简述验证过程，例如将编译好的VHDL程序导入实验箱等解释方向可控，时间控制是否也在程序中实现？两三句话简述验证过程，例如将编译好的VHDL程序导入实验箱等解释方向