双端口存储器原理实验.docxVIP

实用标准文案 实用标准文案 精彩文档 精彩文档 华中科技大学实验报告 实验名称 双端口存储器原理实验 成绩实验日期 第 2 次试验 指导老师 陈国平专业 计科 班号 组别 学生姓名 同组学生 一、实验目的 了解双端口静态存储器 IDT7132 的工作特性及其使用方法 了解半导体存储器怎样存储和读取数据。 了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路 数据显示灯 指令显示灯 RAM-BUS# LR/W# D7 D6 D5 D4 D3 D2 D1 D0 I7 I6 I5 I4 I3 I2 I1 I0 双端口存储器  OER#(GND) T2 CEL# （IDT 7132） RRW(Vcc) CER# 地址显示 LDAR# AR+1 T2  A7 A6 A5 A4 A3 A2 A1 A0 PC7 PC0 AR（74LS163） PC（74LS163） 地址显示 LDPC# PC+1 T2 三态门（244） SW7 SW0 数据开关 图3.2 双端口存储器实验电路图 图 3.2 示出了双端口存储器的实验电路图。这里使用一片 IDT7132（2048×8 位）， 两个端口的地址输入 A8－A10 引脚接地，因此实际使用的存储容量为 256 字节。左端口的数据输出接数据总线 DBUS，右端口的数据输出端接指令总线 IBUS。 IDT7132 有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作； CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当 CEL#＝1 时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当 LR/W#=1 时，左端口进行读操作；LR/W#＝0 时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0 时，允许左端口读出的数据送到数据总线 DBUS 上；当 OEL#＝1 时，禁止左端口的数据放到 DBUS。因此，为便于理解，在以后的实验中，我们将 OEL#引脚称为 RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明： 右端口读出的数据（更确切的说法是指令）放到指令总线 IBUS 上而不是数据总线 DBUS，然后送到指令寄存器 IR。 所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将 RR/W#固定接高电平，OER# 固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器 AR 和右端口的地址寄存器 PC 都使用 2 片 74LS163， 具有地址递增的功能。同时，PC 在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当 LDAR#＝0 时，AR 在 T2 时从 DBUS 接收来自 SW7－SW0 的地址；当 AR＋1＝1 时， 在 T2 存储器地址加 1。LDAR#和 AR＋1 不能同时有效。在下一个时钟周期，令CEL#＝ 0，LR/W#＝0，则在 T2 的上升沿开始进行写操作，将 SW7－SW07 设置的数据经 DBUS 写入存储器。 三、实验任务 按图 3.2 所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后接通电源。 将二进制数码开关 SW7－SW0（SW0 为最低位）设置为 00H，将其作为存储器地址置入 AR；然后将二进制开关的 00H 作为数据写入 RAM 中。用这个方法， 向存储器的 10H、20H、30H、40H 单元依次写入 10H、20H、30H 和 40H。 使用存储器的左端口，依次将第 2 步存入的 5 个数据读出，观察各单元中存入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将 SW_BUS# 的三态门关闭。而当向 AR 送入数据时，双端口存储器也不能被选中。 通过存储器的右端口，将第 2 步存入的 5 个数据读出，观察结果是否与第 3 步结果相同。记录数据。 双端口存储器的并行读写和访问冲突。 将 CEL#、CER#同时置为 0，使存储器的左右端口同时被选中。当AR 和 PC 的地址不相同时，没有访问冲突；地址相同时，由于都是读操作，也不会冲突。如果左右端口地址相同，且一个进行读操作，一个进行写操作，就会发生冲突。检测冲突的方法： 观察两个端口的“忙”信号输出指示灯 BUSYL#和 BUSYR#。BUSYL#/BUSYR#灯亮（为 0） 时，不一定发生冲突，但发生冲突时，BUSYL#/BUSYR#必定亮。