第二章SRAM工作基础学习知识原理和性能指标计划.docxVIP

第二章SRAM工作原理和性能指标 2.1.SRAM基本结构 SRAM即静态随机存储器，大多是由CMOS管组成的挥发性静态存储器。在掉 电后存储器中所存数据就会丢失。顾名思义，随机静态存储器可以对任何地址进 行读写操作，通过锁存器的原理对数据进行保存，在无操作状况下，锁存器处于 稳态，保持数据稳定，不用进行周期性的电荷刷新。SRAM由基本单元构成的阵 列以及外围电路构成，其中阵列的划分和外围电路的优劣对整个SRAM的性能有 很大的影响。静态随机存取存储器（简称为静态存储器或SRAM）是随机存储器 的一种，它由静态挥发性存储单元组成的存储阵列（或者叫内核，core）组成， 其地址译码集成在片内。SRAM速度很快而且不用刷新就能保存数据不丢失。它 以双稳态电路形式存储数据，结构复杂，内部需要使用更多的晶体管构成寄存器 以保存数据。SRAM由于靠连续的供电来维持所存数据的完整性，故属于易挥发 性存储器。 SRAM电路结构与操作和一般的RAM类似，由存储阵列、灵敏放大器、译码器、 输入输出电路和时序控制电路五大部分组成。存储单元按行和列排列起来就组成 了 SRAM的阵列结构，行和列分别称为“字线”和“位线。每个存储单元对应于 一个唯一的地址，或者说行和列的交叉就定义出了地址，而且每一个地址和某一 特定的数据输入输出端口是相连的。一个存储芯片上的阵列（或者自阵列）数目 是由整个存储器的大小、数据输入输出端口数目、存储速度要求、整个芯片的版 图布局和测试要求所决定的。 如图2-1所示存储阵列是由存储单元（cell）构成的矩形阵列。每一个单元都 有自己独特的地址，通过外围的译码电路选中相应的单元进行读写操作。译码电 路包括行译码电路和列译码电路，其中行译码电路用来从2k行中选中一行，列 译码是从2n中列中选出一列。这样通过行译码列译码的共同作用来从阵列中选 出相应的单元进行读写操作。灵敏放大器和写入电路用来对数据进行读写操作。 在数据读出过程中，由于位线过长使得从单元中读出的信号很弱，需要用灵敏放 大器来放大信号，加快数据的读出过程。写入电路用来进行数据的输入。控制电 路主要用来控制数据的读写以及译码过程。通过相应的控制信号如读使能信号写 使能信号等来控制数据的读写操作。 控制信号行译码器?—存储阵列图2-1 SRAM的整体结构图灵敏放大器和写入电路列译码器 控制信号 行译码器 ?—存储阵列 图2-1 SRAM的整体结构图 灵敏放大器和写入电路 列译码器 2.1.1.存储阵列 SRAM有很多阵列结构，不同需求的SRAM需要不同的阵列结构。当需要实现 一个N个字，且每字为M位的存储器时，最直接的方法是沿纵向把连续的存储单 元字堆叠起来。如下图所示。 M位M位(M位)(a)直接堆叠式阵列结构K=log2N M位 M位 (M位) (a)直接堆叠式阵列结构 K=log2N 输入输出 (M位) (b)使用译码器的阵列结构 图2-2 N个字存储器的总体结构 在这种结构中，可以通过选择一根字线(so-sn-i )来进行读写操作。也就是说， 从so-sn- 1的字线信号中，有且只能有一条字线信号为高电平。这个方法虽然比较 简单并在很小的存储器中能工作的很好，但是遇到较大的存储器时就会出现问题。 假设要实现一个IKx8位的存储器，使用2.2(a)的结构就需要lK根选择线，这 对布线与封装都构成难以克服的困难。插入一个译码器就可以减少选择信号的数 目，如图2-2(b)所示。通过提供一个二进制编码的地址字A°—Ak_ 1来选择一个存 储字。译码器把这一地址转换成N=2k根选择线，其中每次只有一根起作用。这 一方法把例中1K根外部地址线的数目转变成10根地址线(log22i。)，从而事实 上消除了布线和封装问题。 对于更大容量的存储器，如果使用上述阵列结构，由于它的高度比宽度大太 多倍，把存储单元连接到输入/输出的垂直线会过长，造成在运行时极慢。为了 解决这个问题，不但要在行方向使用译码器，在列方向上也要使用译码电路，地 址字被分成列地址和行地址。行地址可以读写一行的存储单元，而列地址可以从 所选出的行中找出一个所需要的字，如图2-3。 这种结构应用于64K到256K范围的存储器。对于更大容量的存储器，这种 结构便会出现问题。由于阵列的长度和宽度都太大，导致字线和位线的长度太长， 所以电容和电阻变得过大而出现了严重的速度下降问题。又因为金属互连导线 RC延迟与长度平方成正比，所以整个存储器的访问时间同阵列宽度和高度的平 方成正比同时又因为导线电容增大，使一次读写所消耗的能量也随尺寸增大而增 加。 AN-1AkA AN-1 Ak Ak+i 输入-输出（M位） 存储单元 图2-3阵列结构的存储器组织 由上面了解到，大容量的存储器由于字线和位线的长度，电容和电阻变得过