vhdl实验报告_2完整版.docVIP

PAGE 组合逻辑电路之加法器设计 班级：2011211410 姓名：杨志康 林汉达 学号：2011211954 2011211959 实验目的： 利用本学期所学知识，并且利用计算机组成原理中介绍的修正函数，编程实现一个任意位进位的1位BCD码加法器。培养动手能力和代码编写能力，提高对本课程的理解和掌握。做到学以致用。 实验内容和原理： 利用计算机组成原理中介绍的修正函数，编程实现一个任意位进位的1位BCD码加法器。设计标准输入为键盘，便于观察结果，输出为八段数码管显示。设计能够自动对输入的键盘值转换成学号对应的BCD码制，然后采用相应的修正函数实现加法，加法结果正确。 程序框图： 将键盘扫描的结果一一转化为8421码表示。将时钟信号变为原来的1/10000。用时钟信号扫描数码管的输出信号。将5421码与数码管的引脚一一对应输出输出数字。表示十位的数码管的片选由进位信号决定。若两均小于5，与8421码一样两个均大于4，在8421基础上加6。其中一个大于4，在8421基础上加3键盘输入数据读取模块BCD转换及加法模块八段数码管扫描模块时钟分频模块八段数码管显示模块 模块 将键盘扫描的结果一一转化为8421码表示。 将时钟信号变为原来的1/100