Verilog复习题要点分析和总结.docxVIP

Verilog 复习题 一、填空题 用 EDA 技术进行电子系统设计的目标是最终完成ASIC 的设计与实现。 可编程器件分为 CPLD 和 FPGA。 随着 EDA 技术的不断完善与成熟，自顶向下的设计方法更多的被应用于 Verilog HDL 设计当中。 目前国际上较大的 PLD 器件制造公司有 ALtera 和 Xilinx 公司。 完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。 阻塞性赋值符号为 = ，非阻塞性赋值符号为 = 。 有限状态机分为 Moore 和 Mealy 两种类型。 8、EDA 缩写的含义为电子设计自动化(Electronic Design Automation) 状态机常用状态编码有二进制、格雷码和独热码。 Verilog HDL 中任务可以调用其他任务和函数。 系统函数和任务函数的首字符标志为 $ ，预编译指令首字符标志为 # 。 可编程逻辑器件的优化过程主要是对速度和资源的处理过程。 13、大型数字逻辑电路设计采用的 IP 核有软 IP、固 IP 和硬 IP。 二、选择题 1、已知 “a =1b’1; b=3b001;”那么{a,b}＝（ C ） (A) 4b0011 (B) 3b001 (C) 4b1001 (D) 3b101 2、在 verilog 中，下列语句哪个不是分支语句？（ D ） (A) if-else (B) case (C) casez (D) repeat 3、Verilog HDL 语言进行电路设计方法有哪几种（8 分） ①自上而下的设计方法（Top-Down） ②自下而上的设计方法（Bottom-Up） ③综合设计的方法 4、在 verilog 语言中，a=4b1011，那么 a=（D ） (A) 4b1011 (B) 4b1111 (C) 1b1 (D) 1b0 5、在 verilog 语言中整型数据与（ C ）位寄存器数据在实际意义上是相同的。 (A) 8 (B) 16 (C) 32 (D) 64 6、大规模可编程器件主要有FPGA、CPLD 两类，下列对 FPGA 结构与工作原理的描述中， 正确的是 C 。 A．FPGA 全称为复杂可编程逻辑器件； B．FPGA 是基于乘积项结构的可编程逻辑器件； C．基于 SRAM 的 FPGA 器件，在每次上电后必须进行一次配置； D．在 Altera 公司生产的器件中，MAX7000 系列属 FPGA 结构。 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度 （即速度优化）；指出下列哪些方法是面积优化 B 。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法 A．①③⑤ B．②③④ C．②⑤⑥ D．①④⑥ 8、下列标识符中， A 是不合法的标识符。A．9moon B．State0 C． Not_Ack_0 D． signall 9、 下列语句中，不属于并行语句的是： D A. 过程语句 B．assign 语句 C．元件例化语句 D．case 语句 6、10、P,Q,R 都是 4bit 的输入矢量，下面哪一种表达形式是正确的 5) input P[3:0],Q,R; input P,Q,R[3:0]; 3)input P[3:0],Q[3:0],R[3:0]; 4)input [3:0] P,[3:0]Q,[0:3]R; 5)input [3:0] P,Q,R; 11、请根据以下两条语句的执行，最后变量A 中的值是 ① 。reg [7:0] A; A=2hFF; ① 8b0000_0011 ② 8h03 ③ 8b1111_1111 ④ 8三、简答题 1、简要说明仿真时阻塞赋值与非阻塞赋值的区别非阻塞（non-blocking)赋值方式 ( b= a)： b 的值被赋成新值a 的操作, 并不是立刻完成的，而是在块结束时才完成；块内的多条赋值 语句在块结束时同时赋值；硬件有对应的电路。阻塞（blocking)赋值方式 ( b = a) ：b 的 值立刻被赋成新值a；完成该赋值语句后才能执行下一句的操作；硬件没有对应的电路，因而综合结果未知。 阻塞赋值是在该语句结束是立即完成赋值操作；非阻塞赋值是在整个过程块结束是才完成赋 值操作。 2、简述有限状态机 FSM 分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三种？ 根据内部结构不同可分为摩尔型状态机和米里型状态机两种。摩尔型状态机的输出只由当 前状态决定，而次态由输入和现态共同决定；米里型状态机的输出由输入和现态共同决定， 而次态也由输入和现态决定。 状态编码主要有三种：连续二进制编码、格雷码和独热码。 3、简述基于数字系统设计流程包括哪些步骤? 包括五个步骤： ⑴