同步时序电路设计演示文稿.pptVIP

比较，得驱动方程： 电路图 5 当前第30页\共有44页\编于星期六\23点 检查电路能否自启动 6 将无效状态111代入状态方程计算： 电路有一个无效状态111，将该状态代入状态方程得其次态为000。说明一旦电路进入无效状态时，只要经过一个计数脉冲CP，电路变进入有效状态000。因此，该电路具有自启动能力。 当前第31页\共有44页\编于星期六\23点 Anhui University of Technology 安徽工业大学计算机学院 Digital Logic Circuit 第15、16讲 同步时序电路设计 当前第1页\共有44页\编于星期六\23点 优选同步时序电路设计 当前第2页\共有44页\编于星期六\23点 设计步骤： 1．根据设计要求，设定状态，画出原始状态转换图。 2．状态化简 3．状态分配，列出状态转换编码表 4．选择触发器的类型，求出状态方程、驱动方程、输出方程 5．根据驱动方程和输出方程画逻辑图。 6．检查电路有无自启动能力 思考：若设计异步时序电路，与同步时序电路应有何不同？ 同步时序逻辑电路设计 同步时序电路的设计是分析的逆过程。是根据对设计要求的分析得到的状态图，设计出同步时序逻辑电路的过程。 一般情况下，由具体要求得到状态图的过程比较复杂，没有特定的规律和方法，其间需要设计者的理解和经验积累。 当前第3页\共有44页\编于星期六\23点 1.建立原始状态图 原始状态图：直接从设计命题的文字描述得到的状态图。 状态图和状态表能反映同步时序电路的逻辑功能，所以它是设计同步时序电路的依据。 建立原始状态图的步骤： 假定一个初态S0 。 从S0出发，每加入一个要记忆的输入信号，就用其次态“记忆”，并标出相应的输出值。 该次态可能是S0本身，也可能是另一个已有的状态，也可能是新增的状态。 重复直到没有新的状态出现，并且从每个状态出发，输入的各种可能取值引起的状态转移均已考虑。 当前第4页\共有44页\编于星期六\23点 例1 按下图作出101序列检测器的Mealy型原始状态图和状态表。（当输入序列出现101时，输出Z=1，否则Z=0） 解：电路必须记住1、10、101三种输入情况，因此把需要记忆的每一种输入情况与电路的一个状态相对应。 1）假定电路的初始状态为S0，且输入X=1，电路状态由S0转移到S1，输出Z=0； 2）输入X=0，状态由S1转移到S2，输出Z=0； 3）再输入X=1，状态由S2转移到S3，输出Z=1。 由此可得部分状态图。（部分状态图只考虑了输入“101”的情况，实际上当电路处于某一状态时，输入X可能为1，也可能为0。因此这个状态图是不完整的） 当前第5页\共有44页\编于星期六\23点 4）由部分原始状态图，对每个状态进行分析得到完整的原始状态图，根据原始状态图可得到原始状态表如下。 当电路处于初始状态S0，若输入为0，电路应停留在S0，因为“101”序列不是从0开始。 当电路处于S1态时，若输入为1，状态应保持S1，因为它可能是下一个“101”的开始。 当电路处于S2态时（已经收到10序列），若输入为0，则不是要检测的序列，电路返回到S0态，准备重新开始检测101序列。 当电路处于S3态时，若输入1，则可能是另一个101的开始，应转移到S1态；若输入0，从给定的典型输入输出序列看，输入序列101中最后的“1”可能是新的101序列中的第一个1，因此状态应从S3转移到S2，而不是转移到S0。 通过上述分析，就可得到完整的原始状态图。 当前第6页\共有44页\编于星期六\23点 原始状态图的画法举例 例1、某序列检测器由一个输入端X和一个输出端Z。输入端X输入一串随机的二进制代码，当输入序列中出现011时，输出Z产生一个1输出，平时Z输出0。试做出该序列检测器的原始状态图。（mealy型实现） 演示 例2、某同步时序电路用于检测串行输入的8421码，其输入的顺序是先低位后高位，当出现非法数字时，电路的输出为1。试做出该时序电路的mealy模型状态图。 演示 当前第7页\共有44页\编于星期六\23点 例3、设计一个用于引爆控制的同步时序电路，该电路有一个输入端X和一个输出端Z。平时输入X始终为0，一旦需要引爆，则从X连续输入4个1信号（不被0间断），电路收到第4个1后在输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被炸毁。试建立该电路的mealy型状态图。 演示 原始状态图的画法举例 （不完全确定状态图） 当前第8页