3-逻辑门电路基础.pptxVIP

数字电路与逻辑设计/机械工业出版社第3章 逻辑门电路主要教学内容3.1 数字逻辑抽象3.2 半导体开关器件及其门电路分析3.3 CMOS门电路3.4 NMOS和PMOS晶体管3.5 TTL门电路分析3.6 未来半导体技术可能发展方向一、数字集成电路简介逻辑门：构成数字逻辑电路的基本元件。实现基本逻辑运算和复合逻辑运算的单元电路。逻辑门电路的分类 二极管门电路 分立门电路 三极管门电路 NMOS门逻辑门电路 MOS门电路 PMOS门 集成门电路 CMOS门 TTL门电路根据电路结构不同分分立元件电路集 成 电 路　将晶体管、电阻、电容等元器件用导线在线路板上连接起来的电路。　将上述元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。根据半导体的导电类型不同分 单极型数字集成电路双极型数字集成电路以双极型晶体管作为基本器件以单极型晶体管作为基本器件例如 CMOS例如 TTL、ECL数字集成电路分类集成电路分 类集 成 度电路规模与范围小规模集成电路 SSI1 ~ 10 门/片或10 ~ 100 个元件/片逻辑单元电路包括：逻辑门电路、集成触发器中规模集成电路 MSI10 ~ 100 门/片或 100 ~ 1000 个元件/片逻辑部件 包括：计数器、 译码器、编码器、数据选择器、寄存器、算术运算器、比较器、转换电路等 大规模集成电路 LSI100 ~ 1000 门/片或 1000 ~100000 个元件/片数字逻辑系统包括：中央控制器、存储器、各种接口电路等超大规模集 成电路 VLSI大于 1000 门/片或大于 10 万个元件/片高集成度的数字逻辑系统例如：各种型号的单片机，即在一片 硅片上集成一个完整的微型计算机3.1 数字逻辑抽象在电子电路中，用高、低电平分别表示二值逻辑的1和0两种逻辑状态。高、低电平都有一个允许的范围开关S可由二极管、三极管、或MOS管实现。3.1 数字逻辑抽象输入和输出的高低电平VOH和VOL称为输出高和输出低逻辑电平VIH和VIL称为输入高和输入低逻辑电平3.1 数字逻辑抽象噪声容限—电路抗干扰能力?保证输出逻辑状态不变，输入逻辑电平允许噪声幅度的最大或最小值,称噪声容限。低电平和高电平的噪声容限分别为：3.1 数字逻辑抽象[例3.1.1] 考虑图3.1.4中的反相器，VO1是反相器（驱动源）I1的输出电压，VI2是反相器（接收端）I2的输入电压。两个反相器在同样的逻辑电平体制下工作，VDD=4.8V，VIL=1.36V，VOL=0.32V，VOH=3.86V，VIH=3.14V。反相器的低电平和高电平的噪声容限分别为多少？这个电路可否承受VO1和VI2之间1V的噪声？解： 反相器的噪声容限为：=（1.36V - 0.32V）= 1.04V=（3.86V-3.14V）= 0.72V分析：电路在输出为低电平时，可以承受1.04V的噪声电压（NML = 1.02V），但是在输出为高电平时，不能承受此噪声电压（NMH = 0.72V）?3.1 数字逻辑抽象电压传输特性与静态约束实际逻辑门电路的工作特性与理想情况在转折区间表现出不同特性逻辑门的直流电压传输特性是指当输入电压变化时，输出电压随输入电压变化的函数关系静态约束要求对于给定的有效逻辑输入，每个电路元件应该能产生有效的逻辑输出。实际工作特性3.2 半导体开关器件及其门电路分析3.2.1 半导体本征半导体纯净的半导体经过一定的工艺过程制成单晶体，称为本征半导体。T上升，将有少数价电子克服共价键约束成为自由电子，在原来的共价键中留下一个空位—空穴自由电子和空穴都是载流子，他们使本征半导体具有导电能力，但是很微弱。本征半导体载流子浓度的变化量与温度的变化呈指数关系。本征半导体中的空穴和自由电子3.2.1 半导体杂质半导体掺入杂质的本征半导体称为杂质半导体。 N型半导体（掺入五价元素）两种杂质半导体 P型半导体（掺入三价元素）3.2.1 半导体PN节采用不同的掺杂工艺，将P型半导体与N型半导体制作在一起，使这两种杂质半导体在接触处保持晶格连续，在它们的交界面就形成PN结。3.2.1 半导体扩散运动多数载流子的扩散运动势垒区自由电子与空穴复合后，P区出现负离子区，N区出现正离子区。漂移运动少数载流子在电场作用下的定向运动称作漂移运动动态平衡当扩散电流与漂移电流相等时，PN节的总电流为0，势垒区的宽度达到稳定。扩散运动与漂移运动达到动态平衡。3.2.1 半导体PN节的单向导电性PN结外加正向电压时处于导通状态电源的正极接到PN结的P端，电源的负极接到PN结的N端时，称PN正向偏置。势垒区变窄，势垒降低，有利于扩散运动。形成正向电流，PN结导通。3.2.1 半导体PN结外加反向电压时处于截止状态当电源的正极接到PN结的N端，电源的负极接