《EDA技术与VHDL》 选择题.docxVIP

一、VHDL 基本结构 一个项目的输入输出端口是定义在 实体中 B. 结构体中 C. 任何位置 D. 进程中 描述项目逻辑功能的是 实体 B. 结构体 C. 配置 D. 进程 关键字 ARCHITECTURE 定义的是 结构体 B. 进程 C. 实体 D. 配置 VHDL 语言共支持四种常用库，其中哪种库是用户的 VHDL 设计现行工作库： A.IEEE 库 B.VITAL 库 C.STD 库 D.WORK 工作库 VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述是 A．器件外部特性； B．器件的内部功能； C．器件的综合约束； D．器件外部特性与内部功能。 在 VHDL 中，库可以包含一个或多个 程序包 B. 结构体 C. 输入 D. 输出 一个能为 VHDL 综合器接受，并能作为一个独立的设计单元的完整的 VHDL 程序成为 A． 设计输入 B. 设计输出 C. 设计实体 D. 设计结构 Q 为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是： Q：IN BIT； B. Q：OUT BIT； C. Q：INOUT BIT； D. Q：BUFFER BIT； VHDL 语言程序结构的特点是把一个设计实体分成A.外部和内部 B.实体和实体说明 C.结构体和结构体说明 D.图形部分和文本部分 VHDL 设计文件的实体说明部分描述的是 A.电路系统的内部结构 B.电路系统的逻辑功能C.电路系统的主要参数 D.电路系统的外部端口 VHDL 语言程序结构中必不可少的部分是： A.库 B.程序包 C.配置 D.实体和结构体 下列选项中，哪些项在 VHDL 程序设计文件中属于可选部分 A.库和实体 B.实体和结构体 C.结构体和配置 D. 库、程序包和配置 关于 VHDL 中实体说明的格式，以下叙述不正确的是 A.实体说明以“ENTITY 实体名 IS”开头，以“END 实体名”结束B.实体说明中包含类属表和端口说明两部分 C.端口说明中只需要规定端口的模式即可D.实体名一定要与设计文件同名 在 VHDL 的实体说明中，端口名表的作用是A.列出所有输入端口的名称 B.列出所有输出端口的名称 C.说明实体输入、输出端口的信号类型及端口模式D.只定义输入、输出端口的数目 在 VHDL 中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享， 可以把它们汇集在 中。 A.设计实体 B.配置 C.结构体 D.库和程序包 在包含多个结构体的 VHDL 程序中，必须使用 来选择用于综合和仿真的结构体。A.If 语句 B.Case 语句 C.Configuration 语句 D.While 语句 在 VHDL 的端口声明语句中，用 声明端口为双向方向A.IN B.OUT C.INOUT D.BUFFER 类属说明的正确格式是： A.GENERIC(delay:TIME=20us); B.GENERIC(delay:TIME:=20us); C.GENERIC(delay TIME=20us); D.GENERIC(delay=TIME:=20us); VHDL 的设计实体可以被高层次的系统 ，成为系统的一部分A.输入 B.输出 C.仿真 D.调用 VHDL 常用的库是( )标准库 A.IEEE B.STD C.WORK D.PACKAGE VHDL 的实体声明部分用来指定设计单元的 A.输入端口 B.输出端口 C.引脚 D.以上均可 以下关于 VHDL 中的程序包，说法错误的是 程序包可定义一些子程序、常量和用户数据类型，供多个设计实体共享 用户只能使用 VHDL 预定义的标准程序包，不能由用户自己定义程序包C.程序包由程序包声明单元和程序包体单元两部分构成 D.在实体中引用一个程序包的格式为：Use 库名．程序包名．项目名； 在 VHDL 中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享， 可以把它们汇集在 中。 A.设计实体 B.程序库 C.结构体 D.程序包 如果信号 a 定义为标准逻辑矢量，要使 a=a+1;语句合法，则需要打开下面哪些程序包 ① std_logic_1164 ② std_logic_unsigned ③ std_logic_arith ④ std_logic_signed A. ①和② B. ②和③ C.①和③ D. ②和③ 二、VHDL 基本语法 (一) 标识符 1987 标准的 VHDL 语言对大小写是 敏感的 B. 只能用小写 C. 只能用大写 D. 不敏感 关于 1987 标准的 VHDL 语言中，对标识符描述正确的是 A. 必须以英文字母开头 B. 可以使用汉字开头 C. 可以使用数字开头 D. 任