《微电子工艺》第7章 化学气相淀积 (CVD）.pptVIP

对SiO2膜要求 厚度均匀，结构性能好 粒子和化学玷污低 与衬底良好的黏附性 应力小----防碎裂 完整性好以具备较高介质击穿电压 较好的台阶覆盖性，针孔密度低，产量高 K值低 介电常数k (permittivity或dielectric constant)来描述电介质的储电能力。 对电容容量的大小起着关键性作用，制造大容量的电容器时通常是通过选择高k 值的电介质来实现的。 PSG、BPSG薄膜 在SiO2淀积时，加入PH3, 生成含有P2O5的SiO2被称为磷硅玻璃（PSG） 4PH3(g)+5O2(g) → P2O5(s)+6H2(g) 特点：应力小，阶梯覆盖较好；可吸附碱性离子； 高温下可流动 注意：PSG在高P情况下的吸潮性，P控制在6~8wt% SiO2中掺磷或掺硼，目的是通过回流使芯片台阶降低，实现平整化。 向SiO2淀积源中加入硼酸三甲酯(TMB)，可实现硼掺杂，加入磷酸三甲酯(TMP)，可实现磷掺杂。 图7-24 PSG在APCVD中的淀积速率 PSG回流 BPSG（B2O3-P2O5-SiO2） 三元氧化膜体系，850℃玻璃回流平坦化 BPSG流动性取决于薄膜的组分、工艺温度、时间与环境气氛 防止起泡现象（blistering）---- 800℃致密化； 900~975℃快速热退火 可用作绝缘层、钝化层，表面平坦化 在接触回流中，BPSG比PSG更适合 CVD SiO2特性 低温淀积SiO2薄膜的密度低于热生长SiO2，其折射系数n约为1.44（热氧化n=1.46）。 n1.46,薄膜富硅 n1.46, 为低密度多孔薄膜 7.4.2 APCVD /LPCVD SiO2 硅烷为源，工艺温度250-450℃，可在APCVD, LPCVD, PECVD系统中淀积。 SH4(g)+O2(g) → SiO2(s)+2H2(g) N2稀释SH4与过量O2的混合气体 低温淀积SiO2膜可在700-1000℃退火致密化，使SiO2膜的密度从2.1g／cm3增至2.2g／cm3，在HF溶液中的腐蚀速率也会降低。 1 硅烷/O2为源 TEOS （正硅酸四乙酯） 为源的低温PECVD TEOS(l){Si(OC2H5)4}+O2 → SiO2+副产物 良好的台阶覆盖性，间隙填充特性，多用来形成多层布线金属层之间绝缘层淀积 TEOS与O3混合源的SiO2淀积 300℃,TEOS+3%O3,APCVD淀积SiO2，淀积速率可达100~200nm/min---- TEOS与O3混合淀积的SiO2薄膜优势：淀积速率高；保形性好；良好填充沟槽及金属线之间的间隙 化学反应式 Si(OC2H5)4+O3 ?SiO2+8CO2+10H2O 问题：淀积速率依赖于薄膜淀积的表面材料；所淀积的氧化层中含有Si-OH键，更易吸收水汽； 解决方法：先用PECVD 方法先淀积一层SiO2，再做TEOS/O3淀积SiO2 ，最后表面再做PECVD 淀积SiO2，形成三明治夹层的三层绝缘层结构 7.2.3薄膜质量控制 台阶覆盖特性 薄膜内应力 薄膜致密性 薄膜厚度均匀性 薄膜附着性 台阶覆盖（保形性） 保形覆盖：无论衬底表面有什么样的倾斜图形，在所有图形上面都能淀积有相同厚度的薄膜。 在质量输运控制的淀积过程，衬底表面上任何一点所淀积的薄膜厚度取决于到达该点的反应剂数量----由工艺过程压力和吸附原子的迁移性决定 吸附原子的迁移率与吸附原子的种类、能量、衬底温度、离子对吸附原子的轰击有关： 高温，LPCVD----高保形性 低温，APCVD----非保形性 到达角（arrival angle） 在二维空间内，对表面任一点在θ~ θ+dθ角度内到达该点的反应剂数量为P(θ)d(θ) 常压，气体分子之间的相互碰撞使速度矢量完全随机化，则 P(θ)为 常数 当P(θ) ≠0，薄膜厚度正比于到达角的取值范围 一般到达角θ越大淀积 速率越大 遮蔽（Shadowing）效应----反应剂分子平均自由程很长，在衬底上迁移能力低，薄膜最终厚度随沟槽深度的增加而降低 再发射机制是决定保形覆盖的关键因素 TEOS粘滞系数比硅烷小，再发射率高，保形覆盖更好。 三种机制影响反应气体分子到衬底表面的特殊位置：入射；再发射；表面迁移 薄膜内应力 薄膜沉积在衬底上以后，薄膜处于应变状态，若以薄膜应力 造成衬底弯曲形变方向区分，可分为拉应力 (tensile stress) 和压应力 (compressive stress)， 7.3 CVD工艺方法 7.3.1常压化学汽相淀积 7.3.2低压化学气相淀积 7.3.3等离子体的产生 7.3.4等离子增强化学气相淀积 7.3