ARM微处理器体系结构与指令集.pptVIP

ARM微处理器：程序状态寄存器 模式控制位M0-M4 Thumb状态下的寄存器组织 两种状态下的寄存器组织的关系 Thumb状态下的寄存器组织与ARM状态下的寄存器组织的关系： ─ Thumb状态下和ARM状态下的R0～R7是相同的。 ─ Thumb状态下和ARM状态下的CPSR和所有的SPSR是相同的。 ─ Thumb状态下的SP对应于ARM状态下的R13。 ─ Thumb状态下的LR对应于ARM状态下的R14。 ─ Thumb状态下的程序计数器对应于ARM状态下R15 3.2.3 ARM的工作模式 7种CPU模式 CPU模式的转变： 软件控制 异常 外部中断 ARM微处理器：CPU模式 User模式 程序不能访问有些受保护的资源 只能通过异常的形式来改变CPU的当前运行模式 特权模式可以存取系统中的任何资源 System模式 与User模式的运行环境一样 但是它可以不受任何限制的访问任何资源 该模式主要用于运行系统中的一些特权任务 FIQ模式 IRQ模式 Supervisor模式 Abort模式 Undefined模式 异常模式：主要是在外部中断或者程序执行非法操作时会触发 3.2.4 流水线 1 流水线的概念与原理 处理器按照一系列步骤来执行每一条指令，典型的步骤如下： （1）从存储器读取指令（fetch）； （3）译码以鉴别它是属于哪一条指令（decode）； （3）从指令中提取指令的操作数（这些操作数往往存在于寄存器中）（reg）； （4）将操作数进行组合以得到结果或存储器地址（ALU）； （5）如果需要，则访问存储器以存储数据（mem）； （6）将结果写回到寄存器堆（res）。 2 流水线的分类 到ARM7为止的ARM处理器使用简单的3级流水线，它包括下列流水线级。 （1）取指令（fetch）：从寄存器装载一条指令。 （3）译码（decode）：识别被执行的指令，并为下一个周期准备数据通路的控制信号。在这一级，指令占有译码逻辑，不占用数据通路。 （3）执行（excute）：处理指令并将结果写回寄存器。 1）．3级流水线ARM组织 在ARM9TDMI中使用了典型的5级流水线，5级流水线包括下面的流水线级。 （1）取指令（fetch）：从存储器中取出指令，并将其放入指令流水线。 （3）译码（decode）：指令被译码，从寄存器堆中读取寄存器操作数。在寄存器堆中有3个操作数读端口，因此，大多数ARM指令能在1个周期内读取其操作数。 2）5级流水线ARM组织 （3）执行（execute）：将其中1个操作数移位，并在ALU中产生结果。如果指令是Load或Store指令，则在ALU中计算存储器的地址。 （4）缓冲/数据（buffer/data）：如果需要则访问数据存储器，否则ALU只是简单地缓冲1个时钟周期。 （5）回写（write-back）：将指令的结果回写到寄存器堆，包括任何从寄存器读出的数据。 在ARM10中，将流水线的级数增加到6级，使系统的平均处理能力达到了1.3DMIPS/MHz。 3）6级流水线ARM组织 图3-4 6级流水线指令的执行过程 主要内容 － ARM体系结构的特点 － ARM微处理器体系结构 － ARM处理器的工作模式 － ARM处理器的寄存器组织 － 流水线 － ARM处理器的存储 － ARM处理器的异常 － ARM处理器的指令系统 － ARM处理器的寻址方式 － ARM指令集 － Thumb指令集 3.1 ARM体系结构的特点 RISC型处理器结构 Thumb指令集 多处理器状态模式 两种处理器工作状态 嵌入式在线仿真调试 灵活方便的接口 低电压功耗的设计 ARM微处理器的特点 采用RISC架构的ARM微处理器一般具有如下特点： 1、体积小、低功耗、低成本、高性能； 3、支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件； 3、大量使用寄存器，指令执行速度更快； 4、大多数数据操作都在寄存器中完成； 5、寻址方式灵活简单，执行效率高； 6、指令长度固定； 3.2 ARM处理器体系结构 嵌入式处理器的基本结构（1） 微处理器是整个系统的核心，通常由3大部分组成：控制单元、算术逻辑单元和寄存器。 算术逻辑单元 寄存器 控制单元 微处理器 存储器 输入 输出 嵌入式处理器的基本结构（2） 控制单元：主要负责取指、译码和取操作数等基本动作，并发送主要的控制指令。控制单元中包括两个重要的寄存器：程序计数器（PC）和指令寄存器（IR）。程序计数器用于记录下一条程序指令在内存中的位置，以便控制单元能到正确的内存位置取