1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 运营商及厂商资料

基于DDS和FPGA高速收发器的加速器时钟同步技术研究.pdf

基于DDS和FPGA高速收发器的加速器时钟同步技术研究.pdf

    1. 1、本文档共94页，其中可免费阅读29页，需付费100金币后方可阅读剩余内容。
    2. 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
    3. 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    4. 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    摘要

    摘要

    加速器装置在科学研究和工业生产等领域有着重要的应用价值。随着科技不

    断发展和对微观世界的探索深入，加速器朝着更大规模和更高能量的方向发展，

    对各部分组件的同步控制要求也越来越高，因此对时钟系统提出了更大扇出能力

    和更高同步精度的要求。然而，加速器所用时钟往往是特殊频率，无法由常用时

    钟分频得到，因此加速器时钟的高精度分发和同步一直是具有挑战性的研究课题。

    早期的加速器时钟系统多为针对特定装置和时钟频率定制的时钟分发网络

    您可能关注的文档

    最近下载

    文档评论（0）

    dongbuzhihui + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >