芯片测试图形文件的编写.pdfVIP

芯片测试图形文件的编写

之前讲过关于集成电路设计、晶圆代工、封装等，但对于芯片测

试这一块较少涉及，今天就来给大家科普下吧！为什么要进行芯片

测试?芯片测试是一个比较大的问题，直接贯穿整个芯片设计与量产

的过程中。首先芯片fail可以是下面几个方面：功能fail，某个

功能点点没有实现，这往往是设计上导致的，通常是在设计阶段前仿

真来对功能进行验证来保证，所以通常设计一块芯片，仿真验证会占

用大约80%的时间。性能fail，某个性能指标要求没有过关，比如

2G的cpu只能跑到1.5G，数模转换器在要求的转换速度和带宽的条

件下有效位数enob要达到12位，却只有10位，以及lna的noise

figure指标不达标等等。这种问题通常是由两方面的问题导致的，

一个是前期在设计系统时就没做足余量，一个就是物理实现版图太烂。

这类问题通常是用后仿真来进行验证的。生产导致的fail。这个问

题出现的原因就要提到单晶硅的生产了。学过半导体物理的都知道单

晶硅是规整的面心立方结构，它有好几个晶向，通常我们生长单晶是

是按照111晶向进行提拉生长。但是由于各种外界因素，比如温度，

提拉速度，以及量子力学的各种随机性，导致生长过程中会出现错位，

这个就称为缺陷。缺陷产生还有一个原因就是离子注入导致的，即

使退火也未能校正过来的非规整结构。这些存在于半导体中的问题，

会导致器件的失效，进而影响整个芯片。所以为了在生产后能够揪出

失效或者半失效的芯片，就会在设计时加入专门的测试电路，比如模

拟里面的testmux，数字里面的scanchain（测逻辑），mbist（测

存储），boundryscan（测io及binding），来保证交付到客户手

上的都是ok的芯片。而那些失效或半失效的产品要么废弃，要么进

行阉割后以低端产品卖出。这些芯片fail要被检测出来，就必须要

进行芯片测试了。

芯片测试在什么环节进行?现在芯片面积越来越大，测试相当具

有挑战性。所以如何测试其实是一门很深的学问。由于信号过多，不

可能把每个信号都引出来测试，所以肯定在设计的时候就要做可测性

实际，就是DFT。DFT简而言之，DFT就是通过某种方法间接观察内

部信号的情况，例如scanchain之类。然后通过特定的测试仪器来

测试这种仪器不是简单的示波器，它要能产生各种测试波形并检测输

出，所以一套平台大概要上百万。而且这些DFT比较适合于小芯片，

大芯片像CPU之类的还会使用内建自测试（built-inselftest），

让芯片自己在上电后可以执行测试，这样就大大减小了测试人员的工

作量。DFT测试通过之后，就到正式的芯片测试环节了。一般是从

测试的对象上分为WAT、CP、FT三个阶段，简单的说,因为封装也是

有cost的,为了尽可能的节约成本,可能会在芯片封装前,先进行

一部分的测试,以排除掉一些坏掉的芯片.而为了保证出厂的芯片

都是没问题的,finaltest也即FT测试是最后的一道拦截,也是必

须的环节.WAT:WaferAcceptanceTest，是晶圆出厂前对testkey

的测试。采用标准制程制作的晶圆，在芯片之间的划片道上会放上预

先一些特殊的用于专门测试的图形叫testkey。这跟芯片本身的功能

是没有关系的，它的作用是Fab检测其工艺上有无波动。因为代工厂

只负责他自己的工作是无误的，芯片本身性能如何那是设计公司的事

儿。只要晶圆的WAT测试是满足规格的，晶圆厂基本上就没有责任。

如果有失效，那就是制造过程出现了问题。WAT的测试结果多用这

样的图表示:

(图像)

CP:CircuitProbe，是封装前晶圆级别对芯片测试。这里就涉及

到测试芯片的基本功能了。不同项目的失效，会分别以不同颜色表示

出来。失效的项目反映的是芯片设计的问题。通过了这两项后,晶

圆会被切割.切割后的芯片按照之前的结果分类.只有好的芯片会

被送去封装厂封装.封装的地点一般就在晶圆厂附近,这是因为未

封装的芯片无法长距离运输.封装的类型看客户的需要,有的需要

球形BGA,有的需要针脚,总之这一步很简单,故障也较少.由于封

装的成功率远大于芯片的生产良品率,因此封装后不会测试.

FT:Finaltest，封装完成后的测试，也是最接近实际使用情况的测

试，会测到比CP更多的项目，处理