《集成电路制造工艺与工程应用》第七讲.pptxVIP

第七讲：漏致势垒降低效应和沟道离子注入作者：温德通2023.01.01

内容本节内容摘选自《集成电路制造工艺与工程应用》：第三章3.3：漏致势垒降低效应和沟道离子注入

漏致势垒降低效应晕环离子注入浅源漏结深倒掺杂阱阱邻近效应反短沟道效应漏致势垒降低效应和沟道离子注入

漏致势垒降低效应漏致势垒降低效应：随着漏极的电压不断升高时，漏端的电力线会沿着沟道向源极延伸，当源极和漏极的耗尽区宽度约等于器件的沟道长度时，源极与衬底之间的自建势垒高度开始降低，势垒高度降低导致漏极的电子很容易越过这个势垒到达源极从而形成漏电流。DIBL效应导致栅极对沟道的控制能力下降NMOS长沟道器件表面的能带图NMOS短沟道器件表面的能带图

漏致势垒降低效应漏致势垒降低效应的主要表现：短沟道器件源漏穿通和亚阈值区漏电流增加。改善漏致势垒降低效应的方法：减小栅氧化层厚度：提高栅控能力来提高栅极与衬底的介面电场，达到提高衬底势垒高度的目的。减小源和漏极结深：减小漏极结深与栅极的距离来提高栅控能力，达到控制衬底势垒高度的目的。提高沟道掺杂浓度：减小漏极耗尽区的宽度，使得源和漏极的耗尽区宽度之和小于器件的沟道长度。增大器件沟道长度：使器件的沟道长度大于源和漏极的耗尽区宽度之和。

晕环离子注入晕环离子注入：为了抑制短沟道器件DIBL效应，在LDD结构中使用晕环（Halo，或者称口袋Pocket）离子注入来提高衬底与源漏交界面的掺杂浓度，从而降低源漏耗尽区的宽度，达到抑制短沟道器件DIBL效应的。晕环离子注入的类型是与衬底相同的，例如NMOS的晕环离子注入的类型是p型，而PMOS的晕环离子注入的类型是n型。(a)LDD离子注入(b)晕环离子注入(c)源漏重掺杂离子注入

晕环离子注入晕环离子注入的特点：晕环离子注入的方向不是垂直：晕环离子注入的方向与晶圆并不是垂直的，而是存在一定角度的，并且同时转动晶圆，形成一个类似口袋的掺杂区，所以晕环离子注入也称口袋离子注入。晕环离子注入的深度：晕环离子注入的深度比LDD离子注入深，从而有效地降低源和漏端的耗尽区的横向扩展，防止源漏穿通现象。晕环离子注入仅用于短沟道器件：以0.18μm1.8V/3.3V工艺技术为例，晕环离子注入只会应用在1.8V器件，3.3V不是短沟道器件，所以不需要晕环离子注入。

浅源漏结深浅源和漏结深：源和漏结深与DIBL效应成正比，可以通过减小源和漏有源区结深改善DIBL效应。在0.5μm微米工艺中源漏有源区结深大概是0.22um。在0.18μm工艺中源漏有源区结深大概是0.18um。在45nm工艺中源漏有源区结深大概是0.1um在22nm的FD-SOI工艺中，直接利用氧化埋层控制源漏有源区结深在6nm左右的范围内。0.18μmCMOS的剖面图45nmCMOS的剖面图22nmFD-SOICMOS的剖面图

浅源漏结深浅LDD结深：不仅源和漏结深与DIBL效应成正比，LDD结深也与DIBL效应成正比。形成浅LDD结深的工艺要求：能量很低的离子注入，LDD离子注入结深接近表面；短的高温退火时间，激活杂质并使杂质再分布扩散最小化。理想的LDD结深是一个矩形的分布，恒定浓度到结的边界，然后浓度突变为零。

浅源漏结深形成浅LDD结深的方法：利用低能量大束流的离子注入实现；硅表面预非晶化：预先生长一层二氧化硅，实现表面非晶化，减小离子注入隧道效应；离子注入非晶化：对于n型LDD结构，由于砷离子质量较大，大质量的离子可以使表面硅层非晶化，这样有助于减小离子注入隧道效应，控制注入深度。对于p型LDD结构，因为p型的硼离子质量较小，很难形成非晶化的表面，导致较严重的离子注入隧道效应，结深难以控制，不过可以通过预非晶化的方法来改善，在离子注入前，通过离子注入重离子（BF2）使硅衬底表面预非晶化，来降低离子注入的沟道效应。预非晶化注入使硅表面由单晶状态变为非晶状态，因此可以实现浅结和陡峭的杂质分布。控制退火时间：深亚微米工艺LDD离子注入高温退火工艺是快速热退火RTP（RapidThermalProcessing-RTP）和RTA（RapidThermalAnnealing–RTA）。纳米工艺使用尖峰退火和毫秒退火（退火时间远小于1秒）。尖峰退火得特点是其升温速度非常快，从升温到最高温度和降温的整个过程只需要短短的几秒。毫秒退火采用闪光灯或者激光作为加热源，整个工艺过程缩短到尖峰退火的千分之一。

倒掺杂阱亚微米以上的阱离子注入工艺的特点：（采用两次离子注入）第一次是离子注入到沟道表面附近，然后再通过高温扩散推进到合