网站大量收购独家精品文档,联系QQ:2885784924

微电子概论(第3版)课件2-6-2MOSFET特性定性分析A.pptx

微电子概论(第3版)课件2-6-2MOSFET特性定性分析A.pptx

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

IntroductiontoMicroelectronicsThirdEdition《微电子概论》(第3版)郝跃贾新章史江一

目录1.增强型nMOSFET直流特性曲线2.6.2MOSFET直流特性定性分析2.VGS小于等于0情况:截止区3.导电沟道的形成与特点4.VGS大于VT情况ID-VDS关系5.VGS对ID-VDS特性的影响

1.增强型nMOSFET直流特性曲线该曲线与JFET特性曲线非常类似,也分为截止区、线性区和过渡区(统称为非饱和区)、以及饱和区。下面从栅源电压及漏源电压对沟道的控制作用,分析MOS晶体管的直流伏安特性。为分析方便,先考虑MOS晶体管源区和衬底相连(VBS=0)这种常规情况。

2.VGS小于等于0情况:截止区源和漏区为n+掺杂,衬底为p型。若VGS=0,表面无导电沟道源漏与衬底之间形成了两个背靠背的pn结。两个pn结反偏/零偏只有很小的pn结泄漏电流流过ID近似为零加VDS(漏极接电源正端,源极接地)对应图中VGS=0的特性曲线。VGS小于0时,ID还是近似为零。结论VGS小于等于0时MOS晶体管处于截止区。

3.导电沟道的形成与特点(1)耗尽层VGS0栅氧化层中产生一垂直电场p型衬底表面带正电的空穴被排斥离开表面即栅压产生的电场对衬底表面的电荷进行了调制表面处多子空穴密度远低于衬底内部的空穴密度表面处形成载流子耗尽区。

3.导电沟道的形成与特点(2)导电沟道的形成VGS增大→垂直电场增强p型衬底表面的空穴进一步被排斥,同时会有更多的电子被吸引到表面。造成表面处电子密度大于空穴密度的情况栅氧化层下面的衬底表面出现反型层薄层,从原来的p型转变为n型。在n+源区和n+漏区间形成了通道,称为沟道。

3.导电沟道的形成与特点(3)阈值电压记为VT开始形成沟道时在栅极上所加的电压VGS称为MOS晶体管的阈值电压VT是决定MOS晶体管特性的一个重要参数。VT也是电路模拟软件Spice中的一个重要模型参数。本例中,在栅压为0时表面不存在导电沟道,必须在栅极上加有电压才能形成沟道的MOS晶体管,称为增强型MOS晶体管。

3.导电沟道的形成与特点(4)沟道压降与沟道截面积VDS0沟道中产生压降,从漏端处的VDS沿着沟道逐步减小,在源端处电位为0。影响1沿沟道方向衬底和沟道之间的pn结耗尽层宽度不同n型沟道和p型衬底之间pn结的偏置情况沿着沟道方向发生变化靠近源端处pn结为零偏,而在靠近漏端处的那部分pn结为反偏衬底和沟道之间的pn结在靠近源端和靠近漏端处的耗尽层宽度不同靠近源端处的耗尽层宽度最窄,靠近漏端处最宽

3.导电沟道的形成与特点(4)沟道压降与沟道截面积影响2沿沟道方向沟道横截面积不同栅极为等电位,沟道中沿沟道方向电位不相等。沿着沟道方向,沟道的截面积不相等;靠近源端VGS最大,靠近漏端VGD最小;靠源端处沟道的截面积最大,沿沟道方向逐步减小,靠漏端处沟道截面积最小。VDS0沟道中产生压降,从漏端处的VDS沿着沟道逐步减小,在源端处电位为0。

文档评论(0)

balala11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档