微电子概论（第3版）课件5-5-2SoC设计方法-SoC设计问题 .pptx

IntroductiontoMicroelectronicsThirdEdition《微电子概论》（第3版）郝跃贾新章史江一

5.5.2SoC的设计问题5.5SoC设计方法目录5.5.1SoC设计过程

2IP核复用技术5.5.2SoC的设计问题目录3SoC验证1软硬件协同设计4SoC测试5SoC物理设计

1.软硬件协同设计一些新兴的方法ESL、HLS等软硬件协同设计是一种垂直整合的设计方法，需要对系统进行深入的分析，从实现架构层面进行系统级功能划分、性能计算，综合考虑系统的功能、性能、业务等，确定系统架构，规划指令、设计datapath、构建控制点，明确软硬件各自的功能规范与接口，充分发挥硬件的高性能与软件的高灵活，实现SoC系统需要进行SoC系统级验证与测试（原型验证、仿真加速等）软硬件需要分别进行建模，并进行功能验证和性能评估软硬件模型需要进行联合仿真与评估

2.IP核复用技术IP复用是SoC设计的基础。SoC庞大的规模决定了其从零开始进行设计实现是不实现的，SoC是方法常被称为IP-Base设计方法分类：软IP核（代码级描述）、硬IP核（版图）、固IP核（结构级）难点：复杂系统中的IP选型（功能、性能）；复杂IP核的应用系统验证；硬IP核对工艺的依赖与约束；软IP核性能指标的人工依赖性；IP集成不是简单的IP堆砌

3.SoC验证SoC验证既是复杂系统的验证，又是芯片的验证UVM（UniversalVerificationMethodology）是SoC常用验证方法，能够高效、快速搭建验证平台，实现验证目标难点：SoC功能点的确认与覆盖；工作场景的覆盖；验证结果与结论判定；验证资源与时间开销；……形式验证是减少验证迭代，加速验证过程的有效方法

4.SoC测试SoC由于包含了处理器、存储器、逻辑信号、混合信号、IP等，测试工作很复杂，通常采用分模块（IP）测试、内建测试等方法，在模块中加入边界扫描、内检自测试等提升SoC可测性要解决的问题：IP核的测试、测试访问机制（TAM）、内核测试包装IP核测试遵循IEEE1500标准，通过边界扫描和内建自测试实现测试访问机制提供测试的访问路径，给IP核施加激励，并读取响应结果内核测试包装对IP核进行可测性封装，是IP核与其余电路连接的接口，支持正常操作模式、测试模式、互连测试模式

5.SoC物理设计SoC由于规模大，时钟频率越来越高，更低功耗要求，工作电压持续降低，电源完整性、信号完整性面临更大挑战物理设计需要考虑性能、功耗、可布线性、可靠性等因素，对实际达到的功耗，电源、时钟的规划与评估需要尽可能准确，预防不收敛问题，减少设计迭代物理设计需要考虑寄生电阻、寄生电容、寄生电感的影响，以及封装、散热、机械应力等多物理场协同