《FPGA、CPLD应用技术》第5章 数字系统的验证.pptVIP

第五章数字系统的验证任务：设计一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确百分之一秒的计时，具有复位、暂停功能，其设计方案框图如图5.1所示。要求复位信号高电平有效，对系统异步清零，暂停信号高电平有效，即高电平停止计数，低电平继续计数，百分秒、秒、分钟计数均采用BCD码计数方式。逻辑设计`timescale1ns/1nsModulepaobiao(clk,reset,pause,ms_h,ms_l,s_h,s_l,m_h,m_l);3.Testbench设计在数字系统设计完成后，就要对设计电路进行功能仿真，以验证设计的正确性，这是本任务的