【卷积码编译码仿真分析案例2800字】 .pdfVIP

卷积码编译码仿真分析案例

目录

卷积码编译码仿真分析案例1

1.1EDA技术及其发展1

1.2Altera公司可编程器件及软件2

1.3VerilogHDL设计数字电路3

1.4QuartusII设计流程概述4

1.5卷积码编译码性能仿真与验证5

1.5.1卷积码编码器性能仿真验证5

1.5.2Viterbi译码器性能仿真与验证6

本次设计Viterbi译码算法使用的是可编程逻辑器件(FPGA)实现。而FPGA

实现属于硬件实现，由于FPGA灵活性在可编程的体现，所以选择其成为本次设计

的硬件实现。本节章节将在QuartusII软件上设计好的(2,1,2)卷积码进行

合仿真，来验证设计的正确性。

1.1EDA技术及其发展

电子设计自动化(ElectronicDesignAutoation),EDA,已经成为了电子技术

发展的核心技术之一在21世纪后，得到了很大的进步发展,有以下方面：

(1)如何使国家电子设计研究成果以国家自主拥有知识产权的设计方式实现

得以明确地被表达和得以确认也已成为一种可能。

(2)不断有新的EDA软件推出，并且支持强大的硬件描述语言。

(3)科学电子技术不断发展进入EDA,传统的电路设计系统不断改变，软硬

件技术的基本融合，都促使了EDA的发展。

(4)EDA的发展使得各电子科学领域之间没有界限，更加相互包容。

(5)随着更大更高规模的基于FPGA和CPLD系列器件的不断更新推出。

(6)基于EDA的设计EDA硬件设计测试工具、用于ASIC设计的标准单元已

经开始广泛涵盖一些具有设计大规模和可应用性的电子系统及设计复杂性的IP

核模块(IP即是IntellectualProperty,即经济专业知识产权经济智慧产权的一个通

用简称，往往也是泛泛指一个大型专业公司直接开发出售专业授权产品给另一个

大型专业公司的应用电子系统硬件技术产品设计)。

(7)IP核在各个电子领域产业得到认可与广泛的应用。

(8)不断有高效率低成本的技术被研发，并且逐渐往成熟方面的发展。口

(9)SysteC语言等语言的出现，使复杂的设计验证变得简单高效。

图1.1是基于EDA软件的FPGA/CPLD软件开发工作流程的示框图：

FPGA/CP

LD器件

和电路

系统

图1.1EDA开发流程图

1.2Altera公司可编程器件及软件

Altera公司作为相对来说发展成熟的可编程器件生产厂商之一。主要产品有:

Stratix/II/GX.Cyclone/11/III系列等，开发软件有MaxplusII和QuartusII。

该电子公司的器件产品不仅有很好的性能，还可灵活使用于不同的技术。可

以大致将其产品分为以下三类:第一类为广泛使用范围功能简单的现代FPGA系

列通用器件，主要应用产品类型包含早期现代FLEXOK、FLEX6000等系列。这些

系列产品与本系列的主要器件模块结构相似，由驱动输入输出逻辑块、嵌入式

RAM、输入快速通道输出(I/O)快速通道输出单元和驱动输入输出快速通道单元

四块组成。其主要技术特点之一也就是数据存储空间容量小、功能简单、价格便

宜。第二种方式分类为复杂的器件诸如所有FPGA等复杂器件，包括器件

APEX20K.MERCURY等，这些复杂的元器件内部接口除分别额外嵌入了诸如

RAM之外,还分别额外嵌入了高速自动锁相环(PLL)、CPU和高速收发器等，兼容

较多的各种通用I/O相关技术标)隹,并分别要求具有复杂器件接口容量大、集成度

高、功能强大、应用广泛等很多技术特点。第三类为新型的FPGA系列器件，由

五个系列器件组成。这些功能器件内嵌了许多的主要功能模块，此外，它们还能很

方便地自动嵌入新的IP软核，尤其用的是Altera公司软件提供的NIOS软核。

Altera公司的开发软件，可以让用户轻松的创建复杂的方案，QuartusII更是