一种16位1MS_s逐次逼近型ADC中关键技术的研究与设计.pdfVIP

摘要

模数转换器（Analog-to-DigitalConverter，ADC）作为自然界和数字信号处理

系统之间的桥梁，起到了至关重要的作用。随着智能电网、5G通信和智能医疗影

像等技术的飞速发展，行业内对ADC的需求愈来愈强烈。逐次逼近型

（）ADC一直以来都是业界的研究热点，

SuccessiveApproximationRegister，SAR

近年来随着核磁共振等医疗设备和电表计量设备的国产替代，高精度低功耗的

SARADC引起了广泛的关注。

本文研究了高精度SARADC中的关键模块，并设计了一款16位1MS/s的

SARADC。本设计采用了带VCM-Based开关切换策略的两段式CDAC，降低了电

容阵列的面积和开关切换的功耗。使用模拟前台校准实现了电容失配的自校准，通

过一个额外的CDAC对电容失配产生的误差电压进行量化和回补。使用LSB

Repeat技术对最低位权重进行重复八次比较，降低了噪声对整个ADC精度的影响。

本文设计了一种低噪声低失调的比较器，采用两级预放大加锁存器的架构，每一级

预放大器分别使用Auto-Zero技术消除自身的失调。另外设计了一种适用于高精度

采样的栅压自举开关，提高了采样过程得到的信号质量。

本设计通过Cadence平台进行电路设计与验证，在180nmCMOS工艺下实现

2

并流片。整个芯片的面积为2.3mm，后仿真结果显示，在TT、27℃下，输入信号

频率为21.48KHz的满摆幅正弦信号时，其ENOB为15.43bit，SNR为95.1dB，

THD为-101.86dB，SFDR为108.12dB。测试结果显示，常温下输入信号频率为

3.25KHz，幅度为6.4Vpp的正弦信号时，其ENOB为15.12bit，SNR为92.76dB，

THD为-111.08dB，SFDR为114.91dB，其DNL在[-0.7，+0.8]LSB之间，INL在[-

0.6，+0.5]LSB之间，整个SARADC的功耗为6.26mW。

关键词：逐次逼近型ADC，高精度，模拟前台校准，低噪声

ABSTRACT

ADCplaysacrucialroleasabridgebetweennatureanddigitalsignalprocessing

systems.Withtherapiddevelopmentoftechnologiessuchassmartgrid,5G

communication,andintelligentmedicalimaging,theindustryisexperiencingagrowing

demandforADC.SARADChasalwaysbeenthefocusofresearchintheindustry,recent

years,therehasbeenwidespreadattentiondrawntohigh-precision,low-powerSAR

ADCswiththedomesticsubstitutionofmedicalequipmentsuchasnuclearmagnetic

resonanceandelectricmeteringdevices.

Thisthesisinvestigateskeymoduleswithinhigh-precisionSARADCsandproposes

thedesignofa16bit,1MS/sSARADC.Thisdesignadoptsatwo-stageCDACwith

VCM-Basedswitchswitchingstrategy,effe