数字电子技术基础复习题及答案.docxVIP

数字电子技术基础复习题及答案

一、数制与码制

1.十进制数205.625转换为二进制、八进制、十六进制分别是多少？

答案：二进制101，八进制为315.5，十六进制为CD.A。计算过程：整数部分205除以2取余小数部分0.625×2=1.25（取1），0.25×2=0.5（取0），0.5×2=1（取1），故小数部分为101；二进制转八进制时，整数部分从右每三位分组为11001101（补前导零为011001101），对应315，小数部分101对应5；二进制转十六进制时，整数部分每四位分组为11001101（CD），小数部分1010（A）。

2.已知8421BCD码为011010010011，对应的十进制数是多少？若该码为余3码，对应的十进制数又是多少？

答案：8421BCD码直接按位翻译为693，即十进制693；余3码是每个4位组减3（0011），故0110-0011=0011（3），1001-0011=0110（6），0011-0011=0000（0），对应十进制360。

二、逻辑代数基础

3.用公式法化简逻辑函数F=AB+A’C+B’C，要求最简与或式。

答案：F=AB+C。推导过程：F=AB+A’C+B’C=AB+C(A’+B’)=AB+C(AB)’（德摩根定律）=AB+C（利用吸收律：X+X’Y=X+Y）。

4.用卡诺图化简逻辑函数F(A,B,C,D)=Σm(0,1,2,3,4,5,8,9,10,11)，并写出最简或与式。

答案：卡诺图中，m0~m5对应A’B’（行）和A’B（行）的列0~5（即B’C’、B’C、BC’、BC、B’C’、B’C？需重新排列），实际正确分组应为：A’B’（A=0,B=0）时，C和D任意（m0,m1,m2,m3）；A’B（A=0,B=1）时，C’任意（m4,m5）；AB’（A=1,B=0）时，C和D任意（m8,m9,m10,m11）。合并后得F=B’+A’C’。或与式需先求反函数的最简与或式，再取反。反函数F’=ABCD’（可能错误，正确卡诺图应重新绘制：变量A,B为行（00,01,11,10），C,D为列（00,01,11,10）。m0(0000),m1(0001),m2(0010),m3(0011),m4(0010？不，m4是0100)，正确坐标：m0(00,00),m1(00,01),m2(00,10),m3(00,11),m4(01,00),m5(01,01),m8(10,00),m9(10,01),m10(10,10),m11(10,11)。卡诺图中，A=0时（行00,01），列00-01（C’）全为1（m0,m1,m4,m5）；A=1时（行10），列00-11（C任意）全为1（m8,m9,m10,m11）。合并得F=A’C’+AB’（？重新检查：行00（A’B’）的列00-11全1（m0-3），行01（A’B）的列00-01（m4-5），行10（AB’）的列00-11（m8-11），行11（AB）无1。故横向合并A’B’（覆盖m0-3），A’BC’（m4-5），AB’（m8-11）。最简与或式为A’B’+A’BC’+AB’=B’(A’+A)+A’BC’=B’+A’BC’=B’+A’C’（吸收律）。或与式：F=(B’+A’)(B’+C’)（展开验证：B’B’+B’C’+A’B’+A’C’=B’+B’C’+A’B’+A’C’=B’(1+C’+A’)+A’C’=B’+A’C’，正确）。

三、门电路

5.分析图1（假设为TTL与非门驱动CMOS门电路）中，若TTL输出高电平VOH=3.6V，低电平VOL=0.3V，CMOS门输入高电平阈值VIH(min)=3.5V，输入低电平阈值VIL(max)=1.5V，是否需要上拉电阻？若需要，计算上拉电阻最小值（已知TTL输出高电平时的漏电流IOH=0.05mA，CMOS输入高电平电流IIH=0.1μA，电源VCC=5V）。

答案：需要上拉电阻。TTL输出高电平时，3.6VCMOS所需VIH(min)=3.5V（接近但可能不稳定），需通过上拉电阻提升电平。上拉电阻最小值Rmin=(VCC-VOH)/(IOH+nIIH)，其中n为负载数（假设1个CMOS门），则Rmin=(5-3.6)/(0.05mA+0.0001mA)≈1.4/0.0501≈27.9kΩ（实际取28kΩ或标准值30kΩ）。

6.某CMOS反相器在VDD=5V时，输入低电平VIL=0V，输入高电平VIH=5V，输出低电平VOL=0