第23 集成逻辑门电路.pptVIP

1.N沟道增强型绝缘栅场效应管SiO2结构示意图P型硅衬底源极S栅极G漏极D衬底引线BN+N+DBSG符号4.２.２CMOS集成门电路第30页，共43页，星期日，2025年，2月5日３.CMOS非门CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。（1）逻辑关系：设VDD＞（VTN+|VTP|）且VTN=|VTP|）（2）当Vi=VDD时：TN导通，TP截止，输出VO≈0V。（1）当Vi=0V时：TN截止，TP导通。输出VO≈VDD。第31页，共43页，星期日，2025年，2月5日第1页，共43页，星期日，2025年，2月5日教学内容：4.2集成逻辑门4.3TTL和CMOS反相器的电压传输特性4.4OC门、三态门、传输门的用法4.5不同逻辑门多余端的处理方法第2页，共43页，星期日，2025年，2月5日集成电路：把二极管、三极管、电阻和连线都制作在一块半导体基片上构成具有一定功能的电路。集成电路分类：为线性集成电路、数字集成电路、混合集成电路。数字集成电路可分为：SSI、MSI、LSI、VLSI。?SSI从功能可分为门电路、触发器?门电路从集成工艺可分为双极型、MOS型?双极型工艺可分为TTL、HTL、ECL、I2L?MOS型工艺可分为NMOS、PMOS、CMOS4.２集成门电路第3页，共43页，星期日，2025年，2月5日１.TTL反相器输入级中间级输出级（1）结构原理第4页，共43页，星期日，2025年，2月5日T1R1+Vcc设uA=0.3V则VB1=0.3+0.7=1VT2、T5截止T3、T4导通+5VAT1R1R2T2T4T5R3R4uo(Y)拉电流VB1=1Vuo=3.6Vuo=5–ube3–ube4–uR2（小）=5–0.7–0.7=3.6VY=1１.TTL反相器第5页，共43页，星期日，2025年，2月5日设uA=3.6VVB1升高，足以使T2,T5导通，uo=0.3V，Y=0且VB1=2.1V，T1发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3导通，T4截止。+5VAT1R1R2T2T4T5R3R4uo(Y)灌电流T1R1+VccVB1=2.1VVC2=1Vuo=0.3V１.TTL反相器第6页，共43页，星期日，2025年，2月5日输出高电平：VOH=3.4V输出低电平：VOL=0.2V阈值电压：VTH=1.4V（2）TTL反相器的电压传输特性VTHAB段：UI＜0.6伏，截止区；BC段：0.6伏＜UI＜1.3伏，线性区；CD段：UI≈1.4伏，转折区；DE段：UI＞1.4伏，饱和区。第7页，共43页，星期日，2025年，2月5日１）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.4V，产品规定VOH（min）=2.4V。2）输出低电平电压VOL——正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定VOL（max）=0.4V。相关参数：第8页，共43页，星期日，2025年，2月5日3）关门电平电压VOFF——当输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。产品规定VIL（max）=0.8V。４）开门电平电压VON——当输出电压下降到VOL（max）时对应的输入电压。即输入高电平的最小值。产品规定VIH（min）=2V。第9页，共43页，星期日，2025年，2月5日Vth常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。5）阈值电压Vth——

电压传输特性的过渡区所对应的输入电压，是决定输出高、低电压的分界线。