第三章存储器原理与接口.ppt

译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器74LS139常用的3:8译码器74LS138常用的4:16译码器74LS154第29页，共69页，星期日，2025年，2月5日74LS138译码器第30页，共69页，星期日，2025年，2月5日74LS138译码器真值表第31页，共69页，星期日，2025年，2月5日74LS138有三条控制线G1，，，只有当G1等于1，等于0，等于0时，三－八译码器才能工作，否则译码器输出全为高电平。输出信号Y0Y7是低电平有效的信号，对应于ＣＢＡ的任何一种组合输入，其８个输出端中只有一个是０，其他７个输出均为１。译码器74LS138第32页，共69页，星期日，2025年，2月5日线选法全译码法部分译码法存储器地址译码方法第33页，共69页，星期日，2025年，2月5日线性选择法将低位地址总线直接与各芯片的地址线相连，用剩余的高位地址总线的一根或者若干根不经译码后直接作为各芯片的片选信号。第34页，共69页，星期日，2025年，2月5日第35页，共69页，星期日，2025年，2月5日全译码法将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。第36页，共69页，星期日，2025年，2月5日全译码法结构示意图8KB(2)CS8KB(1)CS8KB(8)CS3-8译码器A0~A12A13~A19Y0Y1Y7…第37页，共69页，星期日，2025年，2月5日全译码法的特点全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充.优点：存储器的地址是连续的且唯一确定的，即无地址间断和地址重叠。第38页，共69页，星期日，2025年，2月5日部分译码法将高位地址线中的一部分进行译码，产生片选信号。常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。第39页，共69页，星期日，2025年，2月5日部分译码法结构示意图8KB(2)CS8KB(1)CS8KB(3)CS3-8译码器A0~A12A13~A15Y0Y1Y3…8KB(4)CSA16~A19(不参加译码）第40页，共69页，星期日，2025年，2月5日片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的M/IO*信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用第41页，共69页，星期日，2025年，2月5日4.存储芯片的读写控制芯片OE与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片第42页，共69页，星期日，2025年，2月5日存储器子系统的设计一般遵循如下步骤：（1）根据系统中实际存储器容量，确定存储器芯片的个数；（2）根据所选用存储芯片的容量，画出地址分配图或列出地址分配表，将地址信号分类为用于片内寻址的信号和用于片选的信号；8086系统的存储器接口设计第43页，共69页，星期日，2025年，2月5日（3）根据所扩展的存储子系统的数据宽度要求确定A0和BHE的连接方式；（4）连接数据线和片内寻址的地址线；（5）汇合M/IO、A0、BHE和用于片选的地址信号，选用合适的译码器形成存储芯片的片选信号；（6）连接读写控制信号。第44页，共69页，星期日，2025年，2月5日ROM扩展电路设计实例用全译码法设计一个8086CPU的ROM扩展电路，存储容量为4KB。要求选用2716芯片，地址范围为78000H~78FFFH解：(1)首先确定使用的芯片数量：(4K×8)/(2K×8)=2片2716第45页，共69页，星期日，2025年，2月5日(2)将主存范围展开78000H~78FFFH第46页，共69页，星期日，2025年，2月5日(3)用于片内寻址的信号和用于片选的信号6116片内地址线：