第13讲边沿触发器及其功能变换.pptVIP

AnhuiUniversityofTechnology安徽工业大学计算机学院DigitalLogicCircuit第13讲边沿触发器及触发器功能变换第1页，共36页，星期日，2025年，2月5日内容：1.边沿触发器2.主从触发器目的与要求：1.掌握触发器的边沿触发方式和主从触发方式。2.掌握各种逻辑功能的触发器：RS、D、JK、T、T′的逻辑功能。3.掌握查手册了解MSI触发器的逻辑功能和性能的方法。重点与难点：1.正确理解触发器的逻辑功能和触发方式。2.熟练掌握触发器的特性方程。难点：触发方式、特性表、驱动表的正确理解。第2页，共36页，星期日，2025年，2月5日课堂讨论： D触发器的特性方程中没有出现Qn，那么它是时序电路吗？复习（提问）： 时序电路的一些基本概念复习：现态、次态、0/1状态、复位端、置位端、低电平有效、RS触发器的特性表、驱动表、特性方程、状态转换图。本节中，不详细分析触发器具体电路的工作原理，只简单了解即可。因为集成触发器的学习以应用为主，不强调内部电路。重点：逻辑功能、触发方式。克服空翻→边沿触发方式和主从触发方式第3页，共36页，星期日，2025年，2月5日边沿触发器为何要用边沿触发器？为了克服空翻（同步触发方式存在空翻）。边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器，边沿JK触发器、CMOS边沿触发器等。以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用为主，不强调内部电路。第4页，共36页，星期日，2025年，2月5日边沿JK触发器1.电路结构工作过程演示第5页，共36页，星期日，2025年，2月5日TTL边沿JK触发器逻辑图和逻辑符号2.逻辑功能式中：Qn+1为CP下降沿到来后的状态；其余为CP到来前的状态。逻辑符号中^表示边沿触发加小圆圈：表示下降沿有效触发。不加小圆圈：表示上升沿有效触发。第6页，共36页，星期日，2025年，2月5日3.具有直接置0和置1端的边沿JK触发器下图为下降沿触发的边沿JK触发器74LS112。置0（）置1（）端均为低电平有效，异步方式（不受CP的影响）。第7页，共36页，星期日，2025年，2月5日集成边沿JK触发器①74LS112为CP下降沿触发。②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意第8页，共36页，星期日，2025年，2月5日维持阻塞D触发器1.电路结构逻辑图逻辑符号演示第9页，共36页，星期日，2025年，2月5日2.逻辑功能与触发方式1）逻辑功能若输入D=1在CP=0时，保持（因D=1，G6输入全1，输出Q6=0，使Q4=1，Q5=1）当CP由0跃变到1时，触发器置1。在CP=1期间，②线阻塞了置0通路，故称其为置0阻塞线。③线维持了触发器的1状态，故称其为置1维持线。若输入D=0在CP=0时，保持（因D=0，G6输出Q6=1，这时，G5输入全1，输出Q5=0）当CP由0跃变到1时，触发器置0。在CP=1期间，①线维持了触发器的0状态，故称其为置0维持线。④线阻塞了置1通路，故称其为置1阻塞线。第10页，共36页，星期日，2025年，2月5日2）触发方式—边沿维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称为边沿D触发器。Qn+1=D（CP上升沿到来有效）式中的D信号指CP上升沿到来前的状态。Qn+1为CP上升沿到来后的状态。第11页，共36页，星期日，2025年，2月5日逻辑符号第12页，共36页，星期日，2025年，2月5日集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发第13页，共36页，星期日，