CN112420103B 半导体存储器件、半导体存储系统及其驱动方法 （爱思开海力士有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN112420103B(45)授权公告日2025.07.01

(21)申请号202010716528.4

(22)申请日2020.07.23

(65)同一申请的已公布的文献号申请公布号CN112420103A

(43)申请公布日2021.02.26

(30)优先权数据

10-2019-01025372019.08.21KR

(73)专利权人爱思开海力士有限公司地址韩国京畿道

(72)发明人金泰镐

(51)Int.CI.

G11C13/00(2006.01)

G11C29/42(2006.01)

(56)对比文件

CN106257860A,2016.12.28CN109767801A,2019.05.17审查员张娜娜

(74)专利代理机构北京弘权知识产权代理有限

公司11363专利代理师许伟群阮爱青

权利要求书5页说明书13页附图24页

(54)发明名称

半导体存储器件、半导体存储系统及其驱动

方法

(57)摘要

CN112420103B提供一种半导体存储器件、半导体存储系统及其驱动方法。半导体存储器件包括电阻变化存储器件，所述电阻变化存储器件包括控制电路块和与控制电路块电连接的多个存储层。半导体存储器件包括模式生成块、位置校正块和位置确定块。模式生成块接收行地址、列地址和存储层选择信号而生成多个模式生成信号，所述多个模式生成信号用于以各种模式选择存储层中的多个存储单元。位置校正块接收临时代码并且将存储层的位置反映在临时代码中以输出校正代码，所述临时代码用于将存储单元分类为临时近单元区域和临时远单元区域。位置确定块被配置为基于模式生成信号和校正代码而生成第一重置信

CN112420103B

控制器FAREND

控制器FAREND

区域重置电路位错误确定块

TC1,TC2NEAREND

临时代码

设置器

CN112420103B权利要求书1/5页

2

1.一种半导体存储器件，包括控制电路块和与所述控制电路块电连接的多个存储层，所述多个存储层中的每个存储层包括使用可变电阻元件作为储存介质的多个存储单元，所述半导体存储器件包括：

区域重置电路，其被配置为接收临时代码和所选存储单元的地址以基于所述多个存储层的位错误率而重置远单元区域、中间单元区域和近单元区域，

其中，所述区域重置电路包括：

模式生成块，其被配置为接收行地址、列地址和存储层选择信号而生成多个模式生成信号，所述多个模式生成信号用于以各种模式选择在所选存储层中的多个存储单元；

位置校正块，其被配置为接收所述临时代码以将所述存储层的位置反映在所述临时代码中并且输出校正代码，所述临时代码用于将所述存储单元分类为临时近单元区域和临时远单元区域；以及

位置确定块，其被配置为基于所述多个模式生成信号和所述校正代码而生成第一重置信号至第三重置信号以重置所述近单元区域、所述中间单元区域和所述远单元区域。

2.如权利要求1所述的半导体存储器件，其中，所述模式生成块被配置为基于所述行地址、所述列地址和所述存储层选择信号来生成以一位、两位、四位、八位和十六位为单位选择所述所选存储层中的所述多个存储单元的所述多个模式生成信号。

3.如权利要求1所述的半导体存储器件，其中，所述模式生成块包括：

第一模式生成器，其被配置为将所述行地址的第一位与所述列地址的第一位进行组合以输出以一位为单位选择存储单元的第一模式生成信号和第一进位信号；

第二模式生成器，其被配置为响应于通过将所述行地址的第二位与所述列地址的第二位进行组合生成的一对第一控制信号而输出以两位为单位选择存储单元的第二模式生成信号和第二进位信号中的至少一个，其中，所述第二模式生成信号和所述第二进位信号包括所述第一进位信号或所述列地址的第二位信号；

第三模式生成器，其被配置为响应于通过将所述行地址的第三位与所述列地址的第三位进行组合生成的一对第二控制信号而输出以四位为单位选择存储单元的第三模式生成信号和第三进位信号中的至少一个，其中，所述第三模式生成信号和所述第三进位信号包括所述第二进位信号或所述列地址的第三位信号；以及

第四模式生成器，其被配置为响应于通过将所述行地址的第四位与所述列地址的