CN114388517A 半导体器件及其制作方法、三维存储器 （长江存储科技有限责任公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(43)申请公

(10)申请公布号CN114388517A布日2022.04.22

(21)申请号202210020423.4

HO1L

27/11582(2017.01)

(22)申请日2022.01.10

HO1L

HO1L

27/11573(2017.01)

27/11529(2017.01)

(71)申请人长江存储科技有限责任公司

HO1L

25/18(2006.01)

地址430205湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人华子群胡思平

(74)专利代理机构深圳紫藤知识产权代理有限公司44570

代理人吕姝娟

(51)Int.CI.

HO1L27/11524(2017.01)

HO1L27/11548(2017.01)

H01L27/11556(2017.01)

H01L27/1157(2017.01)

HO1L27/11575(2017.01)

权利要求

书2页

说明书10页附图15页

(54)发明名称

半导体器件及其制作方法、三维存储器

(57)摘要

CN114388517A本申请实施例公开了一种半导体器件及其制作方法、三维存储器，半导体器件的制作方法包括提供第一衬底，于所述第一衬底的一侧面形成堆叠结构，在所述堆叠结构中形成沿第一方向延伸的沟道孔，在所述沟道孔的底部进行冲孔，以形成沿所述第一方向延伸至所述第一衬底的连接槽，所述连接槽与所述沟道孔连接，在所述存储层的内表面和所述连接槽的内表面形成沟道层，所述沟道层与所述第一衬底电性连接；本申请提供了一种新的沟道层与第一衬底(源极层)连接的方式，实现即使3DNAND的堆叠结构的层数过多，仍旧能够实现沟道层与第一衬底(源极层)良好的电性连接效果，简化了3DNAND

CN114388517A

S10

S10

提供第一村底

于所述第一村底的一侧面形成堆叠结构

在所述堆叠结构中形成沿第一方向延伸的沟道孔

540

在所述沟道孔的内表面形成存储层

对所述沟道孔的底部进行冲孔，以形成沿所述第一方向延伸至所述第一村底的连接槽，所述连接槽与所述沟道孔连

560

在所述存储层的内表面和所述连接槽的内表面形成沟道层，所述沟道层与所述第一村底电性连接

CN114388517A权利要求书1/2页

2

1.一种半导体器件的制作方法，其特征在于，包括：

提供第一衬底；

于所述第一衬底的一侧面形成堆叠结构；

在所述堆叠结构中形成沿第一方向延伸的沟道孔；

在所述沟道孔的内表面形成存储层；

对所述沟道孔的底部进行冲孔，以形成沿所述第一方向延伸至所述第一衬底的连接槽，所述连接槽与所述沟道孔连接；

在所述存储层的内表面和所述连接槽的内表面形成沟道层，所述沟道层与所述第一衬底电性连接。

2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述沟道孔延伸至所述第一衬底中。

3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述对所述沟道孔的底部进行冲孔，以形成沿所述第一方向延伸至所述第一衬底的连接槽，所述连接槽与所述沟道孔连接的步骤，还包括：

去除位于所述沟道孔底部的部分所述存储层以形成对应所述连接槽的开孔，通过所述开孔沿所述第一方向刻蚀所述第一衬底以形成所述连接槽。

4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述沟道孔在所述第一衬底上的正投影覆盖所述连接槽在所述第一衬底上的正投影。

5.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：

对所述第一衬底进行离子注入，以使所述沟道层与所述第一衬底电性连接。

6.如权利要求5所述的半导体器件的制作方法，其特征在于，在所述第一衬底背离所述堆叠结构的另一侧面进行离子注入。

7.如权利要求6所述的半导体器件的制作方法，其特征在于，所述在所述第一衬底背离所述堆叠结构的另一侧面进行离子注入的步骤，在所述于第一衬底的一侧面形成堆叠的步骤之前。

8.一种半导体器件，其特征在于，所述半导体器件包括：

第一衬底；

堆叠结构，位于所述第一衬底的一侧面；

沟道孔，位于所述堆叠结构中且沿第一方向延伸；

存储层，位于所述沟道孔的内表面上；

连接槽，位于所述沟道孔的底部且沿所述第一方向延伸至所述第一衬底，所述连接槽与所述沟道孔连接；

沟道层，位于所述存储层的内表面和所述连接槽的内表面，所述沟道层与所述第一衬底电性连接。

9.如权利要求8所述的半导体