CN114137769A 阵列基板、显示装置及阵列基板制作方法 （京东方科技集团股份有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN114137769A

(43)申请公布日2022.03.04

(21)申请号202010925764.7

(22)申请日2020.09.04

(71)申请人京东方科技集团股份有限公司

地址100015北京市朝阳区酒仙桥路10号申请人成都京东方光电科技有限公司

(72)发明人吴博邓银韦东梅罗皓

(74)专利代理机构北京鼎佳达知识产权代理事务所(普通合伙)11348

代理人张小勇刘铁生

(51)Int.CI.

GO2F1/1362(2006.01)

GO2F1/1343(2006.01)

GO2F1/1333(2006.01)

GO2F1/1368(2006.01)

权利要求书3页说明书11页附图12页

(54)发明名称

阵列基板、显示装置及阵列基板制作方法

(57)摘要

CN114137769A本申请提供一种阵列基板、显示装置及阵列基板制作方法，涉及显示技术领域。其中，阵列基板包括：栅极层、第一绝缘层、沟道层、源漏层、第二绝缘层和公共电极层；所述栅极层包括多条栅线和多个栅极，所述沟道层包括多个沟道和多个像素电极，所述源漏层包括多个源极、多个漏极、多条数据线和多条公共电极信号线；所述公共电极信号线与所述公共电极层过孔连接；对应的栅

CN114137769A

52

2

53

4

326

1315554

CN114137769A权利要求书1/3页

2

1.一种阵列基板，其特征在于，包括：栅极层、第一绝缘层、沟道层、源漏层、第二绝缘层和公共电极层；所述栅极层包括多条栅线和多个栅极，所述沟道层包括多个沟道和多个像素电极，所述源漏层包括多个源极、多个漏极、多条数据线和多条公共电极信号线；所述公共电极信号线与所述公共电极层过孔连接；对应的栅极、沟道、源极和漏极用于形成薄膜晶体管；

所述阵列基板上形成有阵列设置的多个像素单元，每个像素单元中包括沿第一方向依次设置三个不同颜色的子像素，每行所述子像素沿第一方向设置，每列所述子像素沿第二方向设置，相邻两行所述子像素之间形成有第一条形区域，相邻两列所述子像素之间形成有第二条形区域；

所述栅线沿第一方向延伸，相邻两行所述像素单元之间的所述第一条形区域设置有两条所述栅线；每行所述像素单元中的第一子像素的栅极和第二子像素的栅极分别连接于该行所述像素单元上侧相邻栅线和下侧相邻栅线中的一条，相邻两个所述像素单元中的所述第三子像素的栅极分别连接于该行所述像素单元上侧相邻栅线和下侧相邻栅线；每个薄膜晶体管的源极连接临近的数据线而漏极连接像素电极；

所述数据线包括多条位于不同的第一条形区域而对应相同两子像素列的行延伸接线单元、多条位于同一第二条形区域的第一列延伸接线单元和多条位于另一第二条形区域的第二列延伸接线单元，且分别对应于相邻的两行子像素，相邻的所述第一列延伸接线单元和所述第二列延伸接线单元分别设置于所述行延伸接线单元的首尾两端且延伸方向相反，其中，所述第一列延伸接线单元对应于第一行子像素单元，所述第二列延伸接线单元对应于第二行子像素单元；

对应所述第一行子像素单元的第二条形区域交替排列有所述公共电极信号线和所述第一列延伸接线单元，对应所述第二行子像素单元的第二条形区域交替排列有所述公共电极信号线和所述第二列延伸接线单元；

所述过孔、所述薄膜晶体管、所述行延伸接线单元均设置于所述第一条形区域。

2.根据权利要求1所述的阵列基板，其特征在于，

所述数据线中的第一数据线的行延伸接线单元包括依次交替排列的第一行延伸接线单元和第二行延伸接线单元，所述第一行延伸接线单元与所述第二行延伸接线单元之间设置有第一子像素行，

所述第一行延伸接线单元包括沿所述第一方向依次连接的第一连接段、第二连接段和第三连接段，所述第一连接段与所述第一子像素行之间的距离大于所述第二连接段与所述第一子像素行之间的距离，所述第二连接段向着第一方向延伸且与所述第一方向呈预设锐角；

所述第二行延伸接线单元包括沿所述第一方向依次设置第四连接段、第五连接段和第六连接段，所述第五连接段与所述第二连接段满足平行条件，所述第四连接段与所述第五连接段形成第一凹入区域，所述第六连接段与所述第五连接段围成第二凹入区域