CN114242657A 一种半导体结构的形成方法及cmos器件的制作方法 （长江存储科技有限责任公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN114242657A

(43)申请公布日2022.03.25

(21)申请号202111385900.9

(22)申请日2021.11.22

(71)申请人长江存储科技有限责任公司

地址430074湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人邢彦召陈洁艾义明张权

(74)专利代理机构北京派特恩知识产权代理有限公司11270

代理人张雪张颖玲

(51)Int.CI.

HO1L21/8238(2006.01)

权利要求书2页说明书8页附图6页

(54)发明名称

一种半导体结构的形成方法及CMOS器件的制作方法

(57)摘要

CN114242657A本申请公开了一种半导体结构的形成方法及CMOS器件的制作方法，所述半导体结构的形成方法包括：提供包括高压器件区和低压器件区的衬底；高压器件区包括形成在衬底内的隔离结构、以及形成在衬底上的栅氧化层和掩膜层；低压器件区包括形成在衬底内的隔离结构、以及形成在衬底上的衬垫氧化层和掩膜层；在高压器件区的掩膜层上形成保护层；保护层包括多晶硅层和介质层；采用Certas刻蚀工艺回刻蚀部分低压器件区的隔离结构；去除高压器件区的保护层。本申请提供的形成方法，通过在高压器件区上形成保护层，以避免在采用Certas刻蚀工艺回刻蚀低压器件区的隔离结构时，对高压器件区的掩膜

CN114242657A

提供包括高压器件区和低压器件区的衬底；所述高压器件区

提供包括高压器件区和低压器件区的衬底；所述高压器件区包括形

成在所述衬底内的隔离结构、以及形成在所述村底上的栅氧化层和

掩膜层；所述低压器件区包括形成在所述村底内的隔离结构、以及

形成在所述衬底上的衬垫氧化层和掩膜层

在所述高压器件区的所述掩膜层上形成保护层；所述保护层包括多晶硅层和介质层

采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构

去除所述高压器件区的所述保护层

S1201

S1202

S1203

S1204

CN114242657A权利要求书1/2页

2

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

提供包括高压器件区和低压器件区的衬底；所述高压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的栅氧化层和掩膜层；所述低压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的衬垫氧化层和掩膜层；

在所述高压器件区的所述掩膜层上形成保护层；所述保护层包括多晶硅层和介质层；采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构；

去除所述高压器件区的所述保护层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括氧化硅层和/或氮化硅层。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构之前，所述方法还包括：

去除所述低压器件区的所述衬垫氧化层和所述掩膜层。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述高压器件区的所述掩膜层上形成保护层，包括：

在所述掩膜层上形成保护层；

在所述保护层上形成图案化的光刻胶层，所述图案化的光刻胶层暴露所述低压器件区；

通过所述图案化的光刻胶层进行刻蚀，以去除所述低压器件区的保护层。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述采用Certas刻蚀工艺回刻蚀去除部分所述低压器件区的隔离结构，包括：

采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构，以及去除所述高压器件区的所述介质层。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述去除所述高压器件区的所述保护层，包括：

通过刻蚀气体去除所述高压器件区的所述多晶硅层；

所述刻蚀气体对所述多晶硅层的材料的选择比大于所述刻蚀气体对所述衬底的材料的选择比。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述刻蚀气体包括氯化氢气体。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述多晶硅层相对于所述衬底的选择比大于20:1。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述高压器件区的所述保护层之后，所述方法还包括：

去除所述高压器件区的所述掩膜层，以暴露所述栅氧化层。

10.如权利要求1或9所