CN114300471A 三维存储器及其制作方法 （长江存储科技有限责任公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN114300471A

(43)申请公布日2022.04.08

(21)申请号202111647236.0

(22)申请日2021.12.30

(71)申请人长江存储科技有限责任公司

地址430205湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人王启光

(74)专利代理机构深圳紫藤知识产权代理有限公司44570

代理人赵伟

(51)Int.CI.

HO1L27/1157(2017.01)

HO1L27/11582(2017.01)

HO1L21/28(2006.01)

HO1L29/423(2006.01)

权利要求书2页说明书11页附图3页

(54)发明名称

三维存储器及其制作方法

(57)摘要

CN114300471A本发明提供了一种三维存储器及其制作方法，三维存储器的制作方法包括：提供半导体结构，半导体结构包括衬底、形成于衬底上并且包括交替堆叠的牺牲层和绝缘层的堆叠结构，以及贯穿堆叠结构并且处于衬底之上的沟道沟槽；在沟道沟槽内壁形成阻挡层；在阻挡层内壁形成第一电荷俘获层，第一电荷俘获层具有第一氮原子比例；在第一电荷俘获层内壁形成第二电荷俘获层，第二电荷俘获层具有第二氮原子比例，第一氮原子比例大于第二氮原子比例；在第二电荷俘获层内壁形成遂穿层；在遂穿层内壁形成沟道层。通过本发明的方法，能有效地改进电荷俘获

CN114300471A

提供半导体结构

提供半导体结构

在沟道沟槽内壁形成阻挡层

在阻挡层内壁形成第一电荷捕获层

在第一电荷捕获层内壁形成第二电荷捕获层

在第二电荷捕获层内壁形成遂穿层

在遂穿层内壁形成沟道层

S101

S102

S103

S104

S105

S106

CN114300471A权利要求书1/2页

2

1.一种三维存储器的制作方法，其特征在于，包括：

提供半导体结构，所述半导体结构包括衬底、形成于所述衬底上并且包括交替堆叠的牺牲层和绝缘层的堆叠结构，以及贯穿所述堆叠结构并且处于所述衬底之上的沟道沟槽；

在所述沟道沟槽内壁形成阻挡层；

在所述阻挡层内壁形成第一电荷俘获层，所述第一电荷俘获层具有第一氮原子比例；

在所述第一电荷俘获层内壁形成第二电荷俘获层，所述第二电荷俘获层具有第二氮原子比例，所述第一氮原子比例大于所述第二氮原子比例；

在所述第二电荷俘获层内壁形成遂穿层；

在所述遂穿层内壁形成沟道层。

2.如权利要求1所述的三维存储器的制作方法，其特征在于，通过原子层沉积形成所述第二电荷俘获层，并使用不含氢的硅源和氮源来形成所述第二电荷俘获层。

3.如权利要求2所述的三维存储器的制作方法，其特征在于，形成所述第二电荷俘获层的所述氮源包括氮化氡或氮化氚中的任一种。

4.如权利要求3所述的三维存储器的制作方法，其特征在于，所述第一氮原子比例大于48%,所述第二氮原子比例小于48%。

5.如权利要求1所述的三维存储器的制作方法，其特征在于，所述第一氮原子比例大于55%,所述第二氮原子比例小于55%。

6.如权利要求1所述的三维存储器的制作方法，其特征在于，所述第一电荷俘获层具有第一硅原子比例，所述第二电荷俘获层具有第二硅原子比例，所述第二硅原子比例大于所述第一硅原子比例。

7.如权利要求6所述的三维存储器的制作方法，其特征在于，所述第二电荷俘获层的第二硅原子比例大于所述第二氮原子比例。

8.如权利要求1所述的三维存储器的制作方法，其特征在于，在所述形成第一电荷俘获层之后，还包括：

在所述第一电荷俘获层内壁形成第三电荷俘获层，所述第三电荷俘获层环绕设置于所述第一电荷俘获层和所述第二电荷俘获层之间，所述第三电荷俘获层的材料包括氮氧化硅。

9.一种三维存储器，其特征在于，所述三维存储器包括：

衬底；

形成于所述衬底上并且包括交替堆叠的层间电介质层和栅极层的堆叠结构；

以及贯穿所述堆叠结构并且处于所述衬底之上在径向上由外向内依次形成的阻挡层、第一电荷俘获层、第二电荷俘获层、隧穿层和沟道层，所述第一电荷俘获层具有第一氮原子比例，所述第二电荷俘获层具有第二氮原子比例，所述第一氮原子比例大于所述第二氮原子比例。

10.如权利要求9所述的三维存储器，其特征在于，所述第一氮原子比例大于55%,所述第二氮原子比例小于55%。

11.如权利要求