《计算机系统概论》_第四章.pptxVIP

4.1 算术逻辑单元ALU

运算器是计算机中进行算术运算和逻辑运算的主要部件。运算器的逻辑结构取决于计算机指令系统、数据表示方法、运算方法和选用电路系统等因素。加法在算术运算中具有举足轻重的作用；加法器更是整个运算器的基础，其速度在很大程度上决定了一个数字算术运算处理器的速度。高性能加法器不仅对于加法很重要，对于减法、乘法和除法也都是很有必要的。二进制加法器有串行加法器和并行加法器两种，其中并行加法器又存在进位信号的传递问题。本节主要介绍全加器的组成结构及其工作原理，随后将讨论并行加法器的主要问题，即进位传递及其加速。返回

4.2 全 加 器

一位全加器有3个输入量：两个操作数Ai和Bi、低位的进位Ci?1；两个输出，即运算后的本位和Si及向高位的进位Ci。如果只考虑两个操作数Ai和Bi相加，这样的加法器就称为半加器。借助数字逻辑相关知识，用真值表描述一位求和逻辑，然后用卡诺图化简，即可得到由门电路构成的算术全加器。如果用异或逻辑来实现半加，那么由两次半加就可以实现一位全加，由此得到的全加器其逻辑结构非常简单，这样有利于快速进位传递。图4?1所示为采用半加器构成的全加器。其中，图4?1（a）的全加器为采用原变量输入，在这里本位和Si及向高位的进位Ci分计算机组成原理别为Si=(Ai⊕Bi)⊕Ci?1（4?1）Ci=AiBi+(Ai⊕Bi)Ci?1（4?2）下一页返回

4.2 全 加 器

由式（4?1）可以看出，整个运算为两次半加，第一次半加为本位的两个输入，第二次半加则加入低位进位；如果3个输入有奇数个1，则本位和为1。由式（4?2）可知，产生进位的条件有两个：当本位的两个输入Ai和Bi均为1时，不管低位有无进位Ci?1，都会产生进位；若Ci?1为1，则只要Ai和Bi中有一个为1就会产生进位。图4?1（b）所示为采用反变量输入的全加器，本位和Si以及向高位的进位Ci分别为上一页下一页返回

4.2 全 加 器

由上可知，对于一位全加器，无论是采用原变量还是反变量，输入实质上并无差异。4.2.1 串行加法器和并行加法器加法器主要有两种，即串行加法器和并行加法器。1.串行加法器串行加法器的主要部件只有一个全加器（FA），移位寄存器将操作数从低位到高位串行送入FA相加。如果操作数有n位，则需要n个相加步骤。加法器每产生一位和，都需将其串行送入结果寄存器中。进位信号用一位触发器保存，以便参与下一位的运算。上一页下一页返回

4.2 全 加 器

串行加法器的结构如图4?2所示，其运算速度较慢，因此除了应用在某些低速的专用运算器外，其他场合很少采用。2.并行加法器并行加法器由多个全加器组成，由机器的字长决定其位数的多少。并行加法器中数据的各位同时运算，其中低位运算所产生的进位会影响高位的运算结果，所以进位信号的传递时间决定了并行加法器的最长运算时间，而每个全加器本身的求和延迟只是次要因素。由上可以明显地看出，尽量加快进位产生和传递的速度是提高并行加法器速度的关键。上一页返回下一页

4.2 全 加 器

因为进位是由低位向高位逐级传递的，进位的逻辑结构形似链条，所以又将进位传递逻辑称为进位链。并行加法器的结构可分为全加器与进位链两部分。设操作数A=An…A2A1，B=Bn…B2B1，则进位信号的基本逻辑式为Ci=AiBi+(Ai⊕Bi)Ci?1=AiBi+(Ai+Bi)Ci?1

写成通式，即Ci=Gi+PiCi?1下一页返回上一页

4.2 全 加 器

式中Gi=AiBi，称为第i位的进位产生函数，它表明若本位的两个输入量均为1，则必定产生进位，其不受进位传递影响。Pi称为进位传递函数，而PiCi?1称为传递进位或条件进位，其表明如果本位的两个输入中至少有一个为1时，那么低位有进位传来时本位将产生进位；等同于，当Pi=1时，低位来的进位Ci?1将通过本位传递向高位。上式表示进位由本地进位和传递进位两部分构成，它是构成各种进位链结构的基本逻辑表达式。上一页下一页返回

4.2 全 加 器

（1）串行进位。串行进位就是逐级形成各位进位，每一级的进位直接依赖于前一级的进位，又称为行波进位。设第一位为最低位，第n位为最高位，可得n位并行加法器各进位表达式为采用串行进位的并行加法器如图4?3所示。在n位全加器之间，进位信号的传递采用串行方式。这种结构的优点是所用元件较少，缺点是进位传递时间较长。由图4?3可知