CN110085608A 一种高性能cmos成像传感器结构及其制作方法 （上海集成电路研发中心有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN110085608A

(43)申请公布日2019.08.02

(21)申请号201910183135.9

(22)申请日2019.03.12

(71)申请人上海集成电路研发中心有限公司地址201210上海市浦东新区张江高斯路

497号

(72)发明人康晓旭

(74)专利代理机构上海天辰知识产权代理事务所(特殊普通合伙)31275

代理人吴世华张磊

(51)Int.CI.

H01L27/146(2006.01)

权利要求书2页说明书5页附图1页

(54)发明名称

一种高性能CMOS成像传感器结构及其制作方法

(57)摘要

CN110085608A本发明公开了一种高性能CMOS成像传感器结构，包括：并列设于半导体衬底正面上的第一感光区域和电路器件区域，电路器件区域下方的衬底中还设有第二感光区域，第二感光区域通过导电沟槽与位于上方的电路器件区域中的电路器件以及位于旁边的第一感光区域相连；电路器件区域与其下方的第二感光区域之间通过隔离区相隔离，电路器件区域和第一感光区域的外围通过深沟槽隔离结构实现像元间隔离，深沟槽隔离结构的上下两端分别自衬底的正面和背面表面露出；金属互连层设于衬底的正面上，光线自衬底的背面入射。本发明可形成更大的感光面积，并提升产品性能。本发明还公开了一种高性

CN110085608A

入射光线

CN110085608A权利要求书1/2页

2

1.一种高性能CMOS成像传感器结构，其特征在于，包括：

并列设于半导体衬底正面上的第一感光区域和电路器件区域，所述电路器件区域下方的所述衬底中还设有第二感光区域，所述第二感光区域通过导电沟槽与位于上方的所述电路器件区域中的电路器件以及位于旁边的第一感光区域相连；

其中，所述电路器件区域与其下方的第二感光区域之间通过隔离区相隔离，所述电路器件区域和第一感光区域的外围通过深沟槽隔离结构实现像元间隔离，所述深沟槽隔离结构的上下两端分别自所述衬底的正面和背面表面露出；

其中，金属互连层设于所述衬底的正面上，光线自所述衬底的背面入射。

2.根据权利要求1所述的高性能CMOS成像传感器结构，其特征在于，所述第一感光区域形成有第一感光pn器件，所述第二感光区域形成有第二感光pn器件，所述电路器件区域形成有多个电路器件，所述第一感光pn器件和第二感光pn器件通过所述导电沟槽与所述电路器件区域中一个对应电路器件的源/漏端相连接。

3.根据权利要求2所述的高性能CMOS成像传感器结构，其特征在于，所述导电沟槽位于所述衬底中，所述导电沟槽的上端和下端分别接触所述第一感光pn器件和第二感光pn器件。

4.根据权利要求1-3任一所述的高性能CMOS成像传感器结构，其特征在于，所述导电沟槽内填充有掺杂导电多晶硅，并经过扩散处理。

5.根据权利要求1所述的高性能CMOS成像传感器结构，其特征在于，所述隔离区为氧离子注入隔离层。

6.根据权利要求1所述的高性能CMOS成像传感器结构，其特征在于，所述深沟槽隔离结构的下端通过对所述衬底的背面进行减薄而露出。

7.根据权利要求1所述的高性能CMOS成像传感器结构，其特征在于，所述电路器件为MOS晶体管。

8.根据权利要求7所述的高性能CMOS成像传感器结构，其特征在于，所述金属互连层设于所述衬底正面上的层间介质层中，所述层间介质层的表面设有连接所述金属互连层的PAD层。

9.一种高性能CMOS成像传感器结构的制作方法，其特征在于，包括以下步骤：

提供一半导体衬底，在所述衬底的正面上形成用于像元间隔离的深沟槽隔离结构；

在深沟槽隔离结构以内的所述衬底的正面上形成用于导电的沟槽；

在所述沟槽一侧的所述衬底的正面上形成第一感光区域，包括形成第一感光pn器件，并在所述沟槽另一侧用于形成电路器件区域下方的所述衬底中形成第二感光区域，包括形成第二感光pn器件；

在所述第二感光区域的上方形成隔离区；

对所述沟槽进行掺杂导电多晶硅的填充，并进行扩散处理，形成导电沟槽，使所述第一感光pn器件通过导电沟槽与第二感光pn器件相连；

在所述隔离区上方的所述衬底的正面上形成电路器件区域，包括在所述电路器件区域中形成多个电路器件的栅极及其源/漏端，并使其中一个对应电路器件的源/漏端与所述导电沟槽相连；

在所述衬底的正面表面上形成层间介质层，在所述层间介质层中