CN1645377A 设计布局及掩膜的制作方法和系统、半导体器件的制造方法 （株式会社东芝）.docxVIP

[19]中华人民共和国国家知识产权局

[12]发明专利申请公开说明书

[21]申请号200410099747.3

[51]Int.Cl?

G06F17/50

H01L21/82

[43]公开日2005年7月27日[11]公开号CN1645377A

[22]申请日

[21]申请号

2004.12.16

200410099747.3

[74]专利代理机构北京市中咨律师事务所代理人李峥于静

权利要求书3页说明书11页附图8页

[30]优先权

[32]2003.12.17[33]JP[31]419601/2003

[71]申请人地址

[72]发明人

株式会社东芝

日本东京都

小谷敏也野岛茂树

出羽恭子小川龙二

井上壮一高川裕隆

姜帅现

田中聪

[54]发明名称设计布局及掩膜的制作方法和系统、半导体器件的制造方法

[57]摘要

本发明提供一种通过使设计规则、工艺邻近效应修正(processproximitycorrection)参数和工艺参数的至少1个最优化制作设计布局的方法，包括：根据设计布局和工艺参数计算加工图形形状(processedpatternshape)的工序；抽取相对于所述加工图形形状的评价值不满足指定的公差(tolerance)的危险部位(dangerousspot)的工序；根据包含在所述危险部位的图形生成所述设计布局的修正指导的工序；根据所述修正指导进行与所述设计布局的所述危险部位对应的部分的修正的工序。

扰动

扰动

压缩工具

ET规剧复杂性

FPC参数工艺参数

热点计数

修正指导

设计布局移动向量+位置信息

阳参聚

新工艺参数

新工艺规格2

暂定PPC参数

暂定工艺参数

暂定工艺月标

模叔器

(2收查)

新饭热点的允许数

PE+OPC

寸

寸

00

o

◎

Z

n

知识产权出版社出版

200410099747.3权利要求书第1/3页

2

1.一种设计布局制作方法，是通过使设计规则、工艺邻近效应修正 (processproximitycorrection)参数和工艺参数的至少1个最优化而制作设计布局的方法，包括：

根据设计布局和工艺参数计算加工图形形状(processedpatternshape);

抽取对所述加工图形形状的评价值不满足指定的公差(tolerance)的危险部位(dangerousspot);

根据包含在所述危险部位的图形生成所述设计布局的修正指导；

根据所述修正指导对与所述设计布局的所述危险部位对应的部分进行修正。

2.根据权利要求1所述的方法，其中，

所述计算加工图形形状的步骤包括使用多个工艺参数计算多个加工图形形状；

所述评价值包括作为目标的图形形状与所述多个加工图形形状之差的平均值和偏差量的至少一方。

3.根据权利要求2所述的方法，其中，

所述指定的公差包括相对于所述平均值的允许误差(tolerance)和相对于所述偏差量的允许误差(tolerance)的至少一方。

4.根据权利要求3所述的方法，其中，

所述修正指导规定所述危险部位的位置和对于所述危险部位的布局修正方法；

所述修正方法，在所述评价值不满足相对于所述平均值的允许误差的情况和所述评价值不满足相对于所述偏差量的允许误差的情况下互相不同。

5.根据权利要求1所述的方法，其中，

所述评价值包括作为目标的图形形状与所述加工图形形状之间的尺寸

200410099747.3权利要求书第2/3页

3

差、面积差和周长差的至少1个。

6.根据权利要求1所述的方法，其中，

所述修正指导规定所述危险部位的位置和对于所述危险部位的布局修正信息，所述布局修正信息包括布局修正量、布局修正方向、布局修正方法和布局修正对象部分的至少1个。

7.根据权利要求1所述的方法，其中，

所述工艺参数包括与曝光装置有关的参数、与光刻工艺有关的参数、与掩膜工艺有关的参数和与蚀刻工艺有关的参数的至少1个。

8.根据权利要求7所述的方法，其中，

所述与曝光装置有关的参数包括照明光的波长、透镜的数值孔径 (nu