CN1877799B 半导体器件以及其制作方法 （株式会社半导体能源研究所）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(10)授权公告号CN1877799B

(45)授权公告日2012.10.03

(21)申请号200610091544.9

(22)申请日2006.06.07

(30)优先权数据

2005-1715652005.06.10JP

(73)专利权人株式会社半导体能源研究所地址日本神奈川县

(72)发明人大沼英人物江滋春山崎舜平

(74)专利代理机构上海专利商标事务所有限公司31100

代理人张鑫

(51)Int.CI.

HO1L21/336(2006.01)

HO1L21/84(2006.01)

HO1L27/12(2006.01)

HO1L29/78(2006.01)

审查员田书凤

权利要求书2页说明书25页附图12页

(54)发明名称

半导体器件以及其制作方法

(57)摘要

CN1877799B本发明的目的是不通过形成侧壁间隔并不增加工艺数量，而以自对准方式提供至少具有一个LDD区域的TFT。在本发明中，将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模适用于栅电极形成用光蚀刻工艺中，形成包括厚度厚的区域和在其一边上的比所述区域更薄的区域的左右不对称的抗蚀剂图案；形成具有台阶结构的栅电极；将杂质元素经过栅电极的厚度薄的区域添加到半导体

CN1877799B

CN1877799B权利要求书1/2页

2

1.一种半导体器件的制造方法，包括以下步骤：

在半导体层上形成绝缘膜；

在所述绝缘膜上形成第一导电膜；

在所述第一导电膜上形成第二导电膜；

通过使用具有衍射光栅图案或半透明部分的光掩模，在所述第二导电膜上形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的第一抗蚀剂图案；

选择性地蚀刻所述第一导电膜和所述第二导电膜来形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的栅电极，其中所述栅电极的所述第一区域包括所述第一导电膜和所述第二导电膜，所述栅电极的所述第二区域包括所述第一导电膜；

通过使用所述栅电极的厚度厚的第一区域和厚度薄的第二区域作为掩模来将杂质元素添加到所述半导体层中，以在所述半导体层的与所述栅电极重叠的区域两边上形成一对第一杂质区域；

将杂质元素经过所述栅电极的厚度薄的第二区域来添加到所述半导体层中，以在所述半导体层的与所述栅电极的厚度薄的第二区域重叠的区域中仅形成一个第二杂质区域，其中所述一个第二杂质区域连接地设置在沟道形成区域和所述一对第一杂质区域中的一个之间，由此形成设置于驱动电路中的晶体管，所述晶体管包括所述栅电极、所述一对第一杂质区域以及所述一个第二杂质区域，

形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的栅电极的所述步骤包括以下步骤：

用所述第一抗蚀剂图案作为掩模并在第一蚀刻条件下进行蚀刻，以去除第二导电膜的一部分；

在第二蚀刻条件下对所述第一抗蚀剂图案进行整形处理，以形成第二抗蚀剂图案；

用所述第二抗蚀剂图案作为掩模，在第三蚀刻条件下去除所述第二导电膜的一部分以露出所述第一导电膜的一部分；

用所述第二导电膜作为掩模，在第四蚀刻条件下去除所述第一导电膜的一部分以露出所述绝缘膜的一部分，其中，所述第一导电膜具有与所述第二导电膜相同的幅度；以及

在第五蚀刻条件下进行所述第二导电膜的各向异性蚀刻。

2.根据权利要求1的半导体器件的制造方法，其中所述沟道形成区域与所述栅电极的所述第一区域重叠。

3.根据权利要求1的半导体器件的制造方法，其中所述第一导电膜的导电材料不同于所述第二导电膜的导电材料。

4.根据权利要求1的半导体器件的制造方法，其中所述第一抗蚀剂图案的截面形状沿着栅电极的宽度或长度方向不对称。

5.根据权利要求1的半导体器件的制造方法，其中所述一个第二杂质区域的幅度大于等于0.5μm。

6.根据权利要求5的半导体器件的制造方法，其中所述沟道形成区域与所述栅电极的第一区域重叠。

7.根据权利要求5的半导体器件的制造方法，其中所述第一导电膜的导电材料不同于所述第二导电膜的导电材料。

CN1877799B权利要求书