CN1825545A 耐磨耗介电层的制作方法 （探微科技股份有限公司）.docxVIP

[19]中华人民共和国国家知识产权局

[12]发明专利申请公开说明书

[21]申请号200510052127.9

[51]Int.Cl.

HO1L21/31(2006.01)

HO1L21/318(2006.01)

[43]公开日2006年8月30日[11]公开号CN1825545A

[22]申请日

2005.2.25

[74]专利代理机构北京市柳沈律师事务所

[21]申请号

200510052127.9

代理人陶凤波侯宇

[71]申请人

探微科技股份有限公司

地址

台湾省桃园县

[72]发明人

赖委舜胡书华黄冠瑞

许渊钦潘锦昌

权利要求书3页说明书5页附图8页

[54]发明名称

耐磨耗介电层的制作方法

[57]摘要

首先提供一基底，该基底包括多个连接垫。接着至少进行一等离子体辅助化学气相沉积工艺，以于该基底的表面沉积一介电层，且该等离子体辅助化学气相沉积工艺利用一高频-低频等离子体交错方式进行。最后进行一各向异性蚀刻工艺，以于该介电层中形成多个对应于这些连接垫的开口，且各开口的侧壁呈向外倾斜状。

200510052127.9权利要求书第1/3页

2

1.一种耐磨耗介电层的制作方法，包括：

提供一基底，该基底包括：

多个元件，设置于该基底中；

多个连接垫设置于该基底的表面并与这些元件电连接；以及；

一表面介电层，设于该基底的表面并曝露出这些连接垫；

进行一表面处理工艺，且该表面处理工艺至少包括一等离子体蚀刻(plasmaetching)工艺；

至少进行一等离子体辅助化学气相沉积(plasmaenhancedchemicalvapordeposition,PECVD)工艺，以于该表面介电层的表面沉积一介电层，且该等离子体辅助化学气相沉积工艺利用一高频-低频等离子体交错方式进行；以及

于该介电层的表面形成一屏蔽图案，并进行一各向异性蚀刻工艺，以于该介电层中形成多个对应于这些连接垫的开口，这些开口曝露出这些连接垫，且各开口的侧壁呈向外倾斜状。

2.如权利要求1所述的方法，其中该表面处理工艺还包括于该等离子体蚀刻工艺之前依序进行一清洗工艺与一等离子体清洗(plasmacleaning)工艺。

3.如权利要求1所述的方法，其中该表面处理工艺还包括于该等离子体蚀刻工艺之后进行一等离子体表面处理(plasmasurfacetreatment)工艺。

4.如权利要求1所述的方法，其中该介电层为一氮化硅层。

5.如权利要求1所述的方法，其中该介电层为一复合介电层。

6.如权利要求5所述的方法，其中该复合介电层包括一氮化硅层与一氧化硅层，且该氮化硅层藉由该等离子体辅助化学气相沉积工艺并利用该高频-低频等离子体交错方式所形成。

7.如权利要求5所述的方法，其中该复合介电层由下至上依序包括一第一氧化硅层、一氮化硅层与一第二氧化硅层，且该氮化硅层藉由该等离子体辅助化学气相沉积工艺并利用该高频-低频等离子体交错方式所形成。

8.如权利要求1所述的方法，其中各该开口的侧壁的倾斜角度介于60至90度。

9.如权利要求1所述的方法，还包括于形成这些开口后对该介电层

200510052127.9权利要求书第2/3页

3

进行一表面活化工艺。

10.如权利要求1所述的方法，还包括于形成这些开口后制作多个覆晶凸块(solderbump)的步骤。

11.如权利要求10所述的方法，其中制作这些覆晶凸块的步骤包括：于该介电层表面形成一凸块底层金属层(underbumpmetallurgylayer,

UBMlayer);

于该凸块底层金属层的表面形成一屏蔽图案，该屏蔽图案曝露出这些开口；

利用电镀方式长出这些覆晶凸块；以及

去除该屏蔽图案与未被这些覆晶凸块覆盖的该凸块底层金属层。

12.如权利要求11所述的方法，其中该凸块底层金属层包括一扩散阻绝层(diffusionbarrierlayer)与一晶种层(seedlayer)。

13.一种耐磨耗介电层的制作方法，包括：

提