- 0
- 0
- 约1.79千字
- 约 9页
- 2026-08-26 发布于山东
- 举报
8.5顺序块和并行块块语句包括两种类型:顺序块和并行块8.5.1顺序块关键字:begin和end用于多条语句组合成顺序块顺序块具有以下特点:顺序块中的语句是一条接一条按顺序执行的如果语句包括延迟或事件控制,那么延迟总是相对于前面那条语句执行完成的仿真时间
顺序块regx,y;reg[1:0]z,w;initialbeginx=1b0;y=1b1;z={x,y};w={y,x};endregx,y;reg[1:0]z,w;initialbeginx=1b0;//在仿真时刻0完成#5y=1b1;//在仿真时刻5完成#10z={x,y};//在仿真时刻15完成#20w={y,x};//在仿真时刻35完成end
8.5.2并行块关键字:fork和join声明并行块具体有以下特性:并行块内的语句并发执行语句执行的顺序是由各自语句中的延迟或事件控制决定语句中的延迟或事件控制是相对于块语句开始执行的时刻
并行块regx,y;reg[1:0]z,w;initialforkx=1b0;
您可能关注的文档
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 1 数字逻辑电路.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 2 设计方法学.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 3 设计流程.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 1 数字声明.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 2 数据类型 .pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 3 memory.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 4 timescale.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 1 电路模块.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 2 Verilog HDL模块.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 3 电路功能测试及其Verilog HDL描述.pptx
最近下载
- 统编版(2024)三年级上册道德与法治全册教案.docx
- 上海市杨浦区2024-2025学年八年级上学期期中物理试题(解析版)-A4.docx VIP
- Q_CR 826-2021 铁路工程预应力混凝土连续梁(刚构)线形监测信息系统.docx VIP
- 中小学校卫生(保健)室建设基本标准.pdf VIP
- 干细胞与干细胞治疗.pptx VIP
- 甘12J5-1室外工程(一)图集.pdf VIP
- 第二十章%20柱壳精编.ppt VIP
- 生育服务 证办理承诺书(河北省).pdf VIP
- (高清版)DB3212∕T 1036-2021 住宅小区物业管理服务规范.pdf VIP
- 开利30HK_HR活塞式冷水手册.pdf
原创力文档

文档评论(0)