《VerilogHDL负责数字电路设计(AI助学版)》课件 8 - 5 顺序块和并行块.pptxVIP

  • 0
  • 0
  • 约1.79千字
  • 约 9页
  • 2026-08-26 发布于山东
  • 举报

《VerilogHDL负责数字电路设计(AI助学版)》课件 8 - 5 顺序块和并行块.pptx

8.5顺序块和并行块块语句包括两种类型:顺序块和并行块8.5.1顺序块关键字:begin和end用于多条语句组合成顺序块顺序块具有以下特点:顺序块中的语句是一条接一条按顺序执行的如果语句包括延迟或事件控制,那么延迟总是相对于前面那条语句执行完成的仿真时间

顺序块regx,y;reg[1:0]z,w;initialbeginx=1b0;y=1b1;z={x,y};w={y,x};endregx,y;reg[1:0]z,w;initialbeginx=1b0;//在仿真时刻0完成#5y=1b1;//在仿真时刻5完成#10z={x,y};//在仿真时刻15完成#20w={y,x};//在仿真时刻35完成end

8.5.2并行块关键字:fork和join声明并行块具体有以下特性:并行块内的语句并发执行语句执行的顺序是由各自语句中的延迟或事件控制决定语句中的延迟或事件控制是相对于块语句开始执行的时刻

并行块regx,y;reg[1:0]z,w;initialforkx=1b0;

文档评论(0)

1亿VIP精品文档

相关文档