- 0
- 0
- 约1.29千字
- 约 6页
- 2026-08-26 发布于山东
- 举报
8.2过程赋值语句过程赋值语句,赋值变量:寄存器整数实数时间变量变量被赋值后,其值将保持不变,直到被其他过程赋值语句赋予新值过程赋值语句只有在执行到的时候才会起作用
regx,y,z;reg[15:0]reg_a,reg_b;integercount;initialbeginx=0;y=1;z=1;count=0;reg_a=16‘b0;reg_b=reg_a;#15reg_a[2]=1‘b1;#10reg_b[15:13]={x,y,z};count=count+1;end8.2.1阻塞赋值语句阻塞赋值语句:“=”作为赋值符串行块语句中,阻塞赋值语句按顺序执行画出波形
x=0到reg_b=reg_a之间的语句在仿真0时刻执行语句reg_a[2]=0在仿真时刻15执行语句reg_b[15:13]={x,y,z}在仿真时刻25执行语句count=count+1在仿真时刻25执行由于前面的语句中分别包含了15和10个时间单位的延迟,因此语句count=count+1在第25个单位时刻执行
regx,y,z;reg[15:0]reg_a,reg_b;
您可能关注的文档
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 1 数字逻辑电路.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 2 设计方法学.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 3 设计流程.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 1 数字声明.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 2 数据类型 .pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 3 memory.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 4 timescale.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 1 电路模块.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 2 Verilog HDL模块.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 3 电路功能测试及其Verilog HDL描述.pptx
最近下载
- 统编版(2024)三年级上册道德与法治全册教案.docx
- 上海市杨浦区2024-2025学年八年级上学期期中物理试题(解析版)-A4.docx VIP
- Q_CR 826-2021 铁路工程预应力混凝土连续梁(刚构)线形监测信息系统.docx VIP
- 中小学校卫生(保健)室建设基本标准.pdf VIP
- 干细胞与干细胞治疗.pptx VIP
- 甘12J5-1室外工程(一)图集.pdf VIP
- 第二十章%20柱壳精编.ppt VIP
- 生育服务 证办理承诺书(河北省).pdf VIP
- (高清版)DB3212∕T 1036-2021 住宅小区物业管理服务规范.pdf VIP
- 开利30HK_HR活塞式冷水手册.pdf
原创力文档

文档评论(0)