《VerilogHDL负责数字电路设计(AI助学版)》课件 8 - 2 过程赋值语句 .pptxVIP

  • 0
  • 0
  • 约1.29千字
  • 约 6页
  • 2026-08-26 发布于山东
  • 举报

《VerilogHDL负责数字电路设计(AI助学版)》课件 8 - 2 过程赋值语句 .pptx

8.2过程赋值语句过程赋值语句,赋值变量:寄存器整数实数时间变量变量被赋值后,其值将保持不变,直到被其他过程赋值语句赋予新值过程赋值语句只有在执行到的时候才会起作用

regx,y,z;reg[15:0]reg_a,reg_b;integercount;initialbeginx=0;y=1;z=1;count=0;reg_a=16‘b0;reg_b=reg_a;#15reg_a[2]=1‘b1;#10reg_b[15:13]={x,y,z};count=count+1;end8.2.1阻塞赋值语句阻塞赋值语句:“=”作为赋值符串行块语句中,阻塞赋值语句按顺序执行画出波形

x=0到reg_b=reg_a之间的语句在仿真0时刻执行语句reg_a[2]=0在仿真时刻15执行语句reg_b[15:13]={x,y,z}在仿真时刻25执行语句count=count+1在仿真时刻25执行由于前面的语句中分别包含了15和10个时间单位的延迟,因此语句count=count+1在第25个单位时刻执行

regx,y,z;reg[15:0]reg_a,reg_b;

文档评论(0)

1亿VIP精品文档

相关文档