- 0
- 0
- 约小于1千字
- 约 4页
- 2026-08-26 发布于山东
- 举报
ROM只读存储器(Read-onlyMemory)简称ROM,只能从中读取数据,不能修改或者重新写入数据应用:SOC电路中用ROM实现形态固件程序的存取有时在仿真测试平台的构建中,在ROM中存放结果数据,以便系统自动测试
信号位宽I/O描述clk1I读时钟CEn1I低有效的片选信号,clk的上升沿采集数据OEn1I低有效的数据输出使能信号,clk的上升沿采集数据A10I读地址,clk的上升沿采集数据Q8O读出的数据,clk的上升沿更新
ROM时序图对ROM在没有读出数据时,读出的数据为x从ROM中读出数据时,信号Cen和OEn为低电平;使能信号Cen、OEn和地址信号A与读时钟clk上升沿之间的建立和保持时间为半个时钟周期从ROM中读出的数据Q有t时间的延时,这只是一个概念,说明读出数据需要延时,具体延时多少,参见具体厂家给出的数据手册所有输入信号都是由电路设计人员设计给出。它们之间的相位关系一定要满足建立和保持的要求。设计时给出足够的余量
moduleRom1024X8(A,Q,CEn,OEn,clk);input[9:0]A;inputOEn,CEn,clk;output[7:0]Q;rom1024_8RG(A,Q,CEn,OEn,clk);endmodule调用
您可能关注的文档
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 1 数字逻辑电路.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 2 设计方法学.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 3 设计流程.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 1 数字声明.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 2 数据类型 .pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 3 memory.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 4 timescale.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 1 电路模块.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 2 Verilog HDL模块.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 3 电路功能测试及其Verilog HDL描述.pptx
- GB/T 42709.6-2026半导体器件 微电子机械器件 第6部分:薄膜材料轴向疲劳试验方法.pdf
- GB/T 47938-2026自动洗车机.pdf
- GB/T 26949.20-2026工业车辆 稳定性验证 第20部分:在载荷偏置条件下作业的附加稳定性试验.pdf
- 《GB/T 26949.20-2026工业车辆 稳定性验证 第20部分:在载荷偏置条件下作业的附加稳定性试验》.pdf
- 中国国家标准 GB/T 26949.20-2026工业车辆 稳定性验证 第20部分:在载荷偏置条件下作业的附加稳定性试验.pdf
- 《GB/T 47600.7-2026电子商务交易产品信息描述 第7部分:家具》.pdf
- 《GB/T 19019-2026质量管理 质量工具及其应用指南》.pdf
- GB/T 19019-2026质量管理 质量工具及其应用指南.pdf
- 中国国家标准 GB/T 19019-2026质量管理 质量工具及其应用指南.pdf
- 《GB/T 18310.28-2026纤维光学互连器件和无源器件 基本试验和测量程序 第2-28部分:试验 腐蚀性气氛(二氧化硫)》.pdf
原创力文档

文档评论(0)