芯片验证工程师岗位验证考试试卷及答案.docVIP

芯片验证工程师岗位验证考试试卷及答案

芯片验证工程师岗位验证考试试卷及答案

一、填空题（共10题，每题1分）

1.UVM中负责将激励发送到DUT的组件是______。

2.衡量设计功能点被测试到的比例的覆盖率类型是______。

3.SystemVerilog断言中，用于定义属性的关键词是______。

4.UVM环境中，用于比较预期结果和实际结果的组件是______。

5.传递接口到UVM组件的常用方式是通过______。

6.寄存器验证中，UVM提供的寄存器模型基类是______。

7.仿真时，时钟信号的上升沿通常用______表示。

8.UVM中，测试用例的入口类是______。

9.代码覆盖率中，衡量条件分支被执行情况的类型是______。

10.SVA中表示“下一个周期”的运算符是______。

二、单项选择题（共10题，每题2分）

1.以下哪个是UVM的核心方法学？（）

A.VMMB.UVMC.OVMD.C++

2.以下哪个组件负责监控DUT的输出？（）

A.DriverB.MonitorC.ScoreboardD.Agent

3.代码覆盖率100%意味着？（）

A.功能完全验证B.所有代码都被执行C.无需再测试D.功能覆盖率100%

4.UVM中，sequence的启动需要调用哪个方法？（）

A.start()B.run()C.build()D.connect()

5