数字电路与逻辑设计第八章 可编程逻辑器件.ppVIP

第八章可编程逻辑器件（Programmable Logic Device）常用的大规模集成电路有：非用户定制电路（通用集成电路）、全用户定制电路（专用集成电路）、半用户定制电路。三种集成电路的各自特点；通用产品专用化；通常，将半用户定制集成电路归为ASIC 的一个分支。可编程逻辑器件属于LSI 的半用户定制电路。8．1 PLD 概述8．1．1 半导体存储器8．1．2 PLD 的发展和分类8．1．3 PLD 的基本结构8．1．4 PLD 的电路表示方法8．2 常用的可编程逻辑器件8．2．1 可编程只读存储器（PROM）8．2．2 可编程逻辑阵列（PLA）8．2．3 可编程阵列逻辑（PAL）8．2．4 通用阵列逻辑（GAL）8．1 PLD 概述PLD 是70年代开始发展起来的一种新型大规模集成电路，一片PLD 所容纳的逻辑门可达数百、数千、或更多，其逻辑功能可由用户编程指定。PLD 具有结构灵活、性能优越、设计简单等特点，在不同应用领域中受到广泛重视，是构成数字系统的理想器件。8．1．1 半导体存储器1．概述半导体存储器是用磁技术或用二极管阵列来构成的，随着大规模集成电路的发展，可以在较小的半导体材料面积上制造出容量很大的ROM，而且成本大幅度下降，这使得ROM 的使用有很大的发展，人们不单把它用来存储信息，而是开始利用它来实现任意的组合逻辑电路函数，这种方法不要经过简化函数，仅把逻辑函数的各个可能的最小项罗列出来，电路安排特别有规律整齐。2．半导体存储器的分类8．1．2 PLD 的发展和分类1．PLD 的发展70年代初期－可编程只读存储器（PROM）70年代中期－可编程逻辑阵列（PLA）70年代末期－可编程阵列逻辑（PAL）80 年代中期－通用阵列逻辑（GAL）器件80 年代中期以后－现场可编程门阵列（FPGA）器件90 年代－在系统编程（ISP）器件2．PLD 的分类8．1．3 PLD 的基本结构一个“与”阵列和一个“或阵列”组成，每个输出都是输入的“与或”函数。阵列中的输入线和输出线的交点通过逻辑元件相连接，这些元件的接通或是断开，可由厂家决定或由用户根据要求编程决定。“与或”阵列的输入为外部输入的原变量或反变量、输出逻辑的数据反馈输入；“或”阵列的输入来自“与”阵列的输出端产生的某些输入变量的“与项”；“或”阵列的输出端产生输入变量的“与或”表达式；各种不同的PLD 是在上述基本结构的基础上，附加一些其他逻辑元件，如输入缓冲器、输出寄存器、内部反馈、输出宏单元等构成的。8．1．4 PLD 的电路表示方法1. PLD 连接方式的表示2.常用门电路的表示3. PLD “与门”的缺省状态表示8．2 常用的可编程逻辑器件8．2．1 可编程只读存储器（PROM）1．ROM 的结构框图与工作原理2．二极管ROM 结构的实例ROM 的数据表乘积项表达式（字线）和项表达式（位线）存储容量阵列逻辑图3．PROM 的基本结构固定连接的“与”门阵列+ 可编程连接的“或”门阵列8×3 PROM 逻辑结构图：8×3 PROM 阵列逻辑图（阵列图）4．PROM 的应用实例采用PROM 进行逻辑设计时，首先根据逻辑要求列出真值表，然后把真值表的输入作为PROM 的输入，把要实现的逻辑函数用对PROM “或”阵列进行编程的代码来代替，画出相应的阵列图。1．构成一位全加器2．把4位二进制代码转换为Gray 码8．2．2 可编程逻辑阵列（PLA）1．逻辑结构“与”阵列和“或”阵列都是可编程。可编程的“与”阵列获得充分利用，不会造成硬件浪费，提高芯片面积的利用率。3-6-3 PLA 逻辑结构图：3-6-3 PLA 阵列逻辑图（阵列图）2．PLA 应用采用PLA 设计组合逻辑函数时，首先将给定问题的逻辑函数按多输出逻辑函数的化简方法简化成最简“与或”表达式，然后根据最简表达式中的不同“与”项以及各函数式的“与”项之和分别构成“与”阵列和“或”阵列，并画出阵列逻辑图。组合PLA 可以实现任意组合逻辑电路的功能。例1.用PLA 设计一个代码转换电路，将一位十进制数的8421码转换成余3码。例2.用PLA 实现4位二进制代码转换为Gray 码。用PLA 实现4位二进制代码转换为Gray 码时序PLA 可实现各种时序逻辑电路的功能，一般结构是组合的PLA 加上触发器构成的存储记忆单元。时序PLA 结构图：例1 用PLA 和JK 触发器设计一个三位二进制同步加计数器。驱动方程为：J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 输出方程为：Z=Q2Q1Q0 用PLA 和D 触发器实现3 位二进制同步加计数器驱动方程：D0＝Q0 D1＝Q1 Q0 D2＝Q2 (Q1Q0) 输出方程：Z=Q2Q1Q0 8．2．3 可编程阵列逻辑（PAL）8．2．4 通用阵列逻辑（GA