数字广播接收机中高速双模分频器的设计.docVIP

  数字广播接收机中高速双模分频器的设计# 唐路，生剑影* （东南大学信息科学与工程学院，南京 210096） 5 10 15 20 25 30 35 摘要：论文对数字广播系统中的双模分频器的设计和应用进行了研究。提出了一种改进型 D-latch 以提高双模分频器速度与驱动能力。设计了一种将 D-latch 与“或”逻辑门集成的结 构以降低电路的复杂度。采用 0.18μm CMOS 工艺设计了用于数字广播接收机的除 32/33 双 模分频器。后仿真结果显示所设计电路版图在 3GHz 的频段可正常工作。 关键词：集成电路设计；锁相环；双模分频器；数字广播 中图分类号：TN4 A high-speed dual-modulus prescaler for DAB tuner TANG Lu, SHENG Jianying (School of Information Science and Engineering, Southeast University, Nanjing, 210096) Abstract: Dual-modulus prescalers (DMP) for application in a digital audio broadcasting (DAB) are studied in this paper. An improved D-latch is proposed to increase the speed and the driving capability of the DMP. A novel D-latch architecture integrated with an ‘OR’ logic is proposed to decrease the complexity of the circuit. A divided-by-32/33 DMP for the DAB RF tuner is designed with a 0.18μm mixed-signal CMOS process.Post simulation results of the chip layout indicate that the proposed DMP works well at the frequency band of 3GHz Key words: IC design; PLL; DMP; DAB 0 引言 随着信息技术的高速发展，广播技术数字化正在成为广播技术发展的一个必然趋势。数 字音频广播（DAB）是目前最主要的数字广播标准之一，其标准的工作频段包括 III 波段 (174～240MHz)和 L 波段(1452～1492MHz) [1]。DAB 射频接收机中关键电路的设计对于模拟 广播的数字化具有重要的意义。 在 DAB 射频接收机中，本振信号通常是由锁相环（PLL）频率合成器所产生的。前置 双模分频器因其工作频率处于整个射频接收部分的最前端，要求具有系统中的最高工作频率, 其性能对于整个系统性能具有重要的影响[2]。 本文采用 0.18-μm CMOS 工艺，以一种新型的集成了或门结构的 SCFL 锁存器为基础 设计了一种用于的数字广播接收机中高速双模分频器（DMP）。 1 频率合成器系统简介 DAB 接收机中的锁相环型频率合成器的结构如图 1 所示。压控振荡器（VCO）输出信 号频率范围为 2.9-3GHz，环路外的除 2 分频器将 VCO 的输出信号经过 2 分频后产生 L 波段 的 IQ 本振信号，提供给接收机。锁相环中的分频模块由双模分频器、由计数器 M 与计数器 A 构成的可编程吞吐式脉冲分频器构成。锁相环总分频比为 12736-13807，双模分频器的分 频比为 32/33[3]。 基金项目：高等学校博士学科点专项科研基金资助项目（20090092120012）；国家自然科学基金资助项目 ；东南大学科技研究计划资助项目（KJ2010402） 作者简介：唐路（1980-），男，讲师，主要研究方向：射频集成电路设计. E-mail: lutang2k@seu.edu.cn -1-  LOQ+  LOQ-  参考信号  2.9-3GHz PFD+CP LPF VCO 缓冲电路 /2  计数器M 计数器A  DMP P/P+1 MC  LOI+  LOI- 40 图 1 DAB 接收机中频率合成器的结构 当分频模块开始工作时，计数器 A 与计数器 M 分别被赋初始值“A”与“M”。通常 MA。双模分频器开始时工作在除（P+1）模式下，直到计数器 A 计数满“A”为止。此时， 双模分频器开始工作在除 P 模式下直到计数器 M 计数满“M”为