一种射频识别卡电路的可测性设计.pdfVIP

第13卷 ，第4期 电 子 与 封 装 总 第120期 VOl 13，N O 4 ELECTRONICS PACKAGING 2013年4月 @ 一 种射频识别卡电路的可测性设计 李 环，居水荣，景为平 (南通大学江苏省专用集成电路设计重点实验室 ，江苏南通 226000) 摘 要：随着CMOS器件进入深亚微米阶段，集成电路的规模、复杂度以及测试成本都急剧提高， 与此 同时人们对集成 电路 的可靠性要求也越来越高。集成 电路 系统的测试是一个费时而艰 巨的过 程 ，必须综合考虑到测试的功能、性能等诸 多问题 ，并能以较低的成本来实现较 高质量的测试，因 此对超大规模集成电路的测试研究已成为Ic设计中不可缺少的一部分。而可测试性设计 (DFT)就 是通过增加辅助 电路来降低 电路 的测试难度、从而降低其测试成本的一种测试。文章针对一款非接 触式射频卡 电路 ，分析 了其工作原理和模块组成，研 究了其测试 电路 ，通过对输 出端 口信息的测 试，可以清楚地知道内部各模块的功能与性能，达到 了验证电路可靠性的目的。 关键词 ：非接触式；射频卡；可测试性设计 中图分类号：TN402 文献标识码：A 文章编号：1681—1070(2013)04—0026-05 DFT f0raRFID IC LIHuan，JU Shuirong，JINGWeiping (JiangsuKeyLaboratoryofAsicDesign，NanTongUniversity，Nantong226000，China) Abstract：W ithCM OSdevicesdimensionshavingbeendowntodeep—submicro，thescale，complexity,testing costoftheIntergratedCircuitshasbeenincreased sharply，andthepeoplehasaincreasinglyhigh requirementstoIntergratedCircuits’reliability．ThetestingofIntergratedCircuitsistime—consumingand arduousprocess，peoplemusttakeallfactorintoconsideration，suchasthefunctionsandperformances，in ordertoahighqualiytwithhtelowercost，SOhtesearchingforthetestingofVISLhasbeenaveryimportant partofICdesign．TheDesignofrTestabiliyt (DFT)ishtetestwhichreducesthedifficulytandcostoftesting byaddingaidedcircuits．ThispaperintroducesDFT ofacontactlessRFID IC，analyzingtheprincipleof workandthemodules，researchinghtetestingcircuits，peoplecanknow hteufnctionsandperfomr ancesof allmodulesbytestingtheinformationofoutputpad，verifyingthewholecircuits’reliability． Keywords：contactless；RFID card；DFT 通过采用奇偶校验、位编码、位计数等技术，使得 l 引言