埋氧厚度对硅膜阈值电压及硼杂质分布的影响.pdfVIP

西 安 工 程 大 学 学 报 JournalofXi’allPolytechnicUniversity 第25卷第3期(总 109期) 2011年6月 Vo1．25，No．3(Sum．No．109) 文章编号：1674-649X(2011)03-0375-04 埋氧厚度对硅膜阈值 电压及硼杂质分布的影响 段 健 (西安工程机械专修学院 机电系，陕西 杨凌 712100) 摘要：通过模拟局部氧化隔离SOINMOSFET器件硅膜和埋氧界面处的应力分布随埋氧厚度的变 化情况，分析其对硼杂质再分布的影响机制，得 出SOINMOSFET器件闺值 电压对埋氧厚度的依 赖关系．模拟结果表 明，在原工艺流程完成后再进行一次退火处理，可以减弱应力对器件阈值 电 压的影响． 关键词：绝缘体上硅 ；局部氧化隔离；界面应力 中图分类号 ：TN304 文献标识码 ：A 0 引 言 常规的局部氧化隔离(LOCOS)技术已经在体硅 CMOS中得到广泛应用，同时也很容易应用于SOI器 件中．但是在LOCOS隔离的SOI器件中，场氧体积膨胀将对硅膜产生应力，从而影响器件的电学特性 1【． 阈值电压是MOSFET的一个重要电学参数，在超大规模集成电路中，通常通过离子注人杂质来调节 MOS． FET的阈值电压．如果杂质被注入硅晶格中，其浓度梯度会引起扩散．最常见的 P型杂质硼主要以间隙原 子形式扩散 J．相比于体硅CMOS，SOI结构注入杂质的扩散环境更加复杂：受到应力影响，薄硅中的点缺 陷和线缺陷以及不同的SOI衬底材料制备方法都会引起不同的界面性质．在杂质借助点缺陷扩散的理论 中，杂质一间隙原子对、杂质一空位对的扩散会受到应力场的影响 J．因此在 LOCOS隔离薄膜MOSFET／SOI 器件中，场氧体积膨胀对硅膜形成的应力会改变点缺陷的热平衡浓度 以及杂质一点缺陷对的结合能，从而 影响到硅膜中杂质的扩散，引起杂质的再分布．本文研究埋氧厚度对器件阈值电压的影响，以及减弱应力 对器件阈值电压影响可行工艺措施．在不同埋氧厚度条件下，通过 TSUPREM4模拟了LOCOS隔离的 MOSFET／SOI硅膜和埋氧界面处的应力分布随埋氧厚度的变化情况及其对硼杂质再分布的影响，得出了 器件阈值电压对埋氧厚度的依赖关系．为了减弱应力对器件阈值电压的影响，提出了在原工艺流程完成后 再进行一次退火处理，并用工艺模拟软件进行了验证． 1 工艺模拟 利用TSUPREM4对不同埋氧层厚度的SOI—NMOSFET进行了工艺模拟，硅膜厚度为 100rim，埋氧厚度 分别为 100rim和400nm，横向隔离采用 LOCOS隔离工艺．以10Onot埋氧器件为例，主要工艺流程如下： (1)LOCOS隔离 首先淀积厚度为 15nm的垫氧和厚度为253nm氮化硅 ；然后刻蚀掉场氧区域的氮 化硅；接着用湿氧法在 llO0~C下生长30Ohm场氧至埋氧处以形成隔离硅岛；最后将氮化硅和硅岛上方的 收稿 日期：2011-02—26 作者简介：段健 (1976．)，男，湖北省武汉市人，西安工程机械专修学院讲师．E-mail：duanjian@163．COIn 376 西 安 工 程 大 学 学 报 第25卷 垫氧全部腐蚀掉． (2)沟道掺杂 采用二次注人，目的是进行阈值调整以及抑制沟道穿通和改善背栅效应，提高器件击 穿电压和亚阈值特性．注入条件分别为：BF2，能量70keY，剂量4×10ncrI1～；B，能量 50keY，剂量 3×10” cm _。 ． (3)多晶硅栅制作 采用干氧法生长6nm栅氧；然后淀积 150rim多晶硅，并向栅多晶硅中扩磷；最后 刻蚀多晶硅，形成所要求的栅长． (4)自对准LDD工艺 氧化多晶硅栅，进行LDD注人：As，能量 10keV，剂量2．3×10埒crll～．淀积二 氧化硅150nm，刻蚀二氧化硅，从而形成侧墙．进行源漏高掺杂注入：As，能量50keV，剂量5×10cm一，快 速退火． (5)刻蚀引线孔并引出铝线 对于不同埋氧厚度的器件，除了生长场氧的时间外，其余工艺基本相 同．因为顶硅只有 100nm